<
帳號：
密碼：

討論新聞主題﹕Mentor與Teradyne推出ATE-Connect測試技術 大幅縮短晶片除錯與測試上線時間

新聞 提要
Mentor今天宣佈，在其Tessent SiliconInsight 產品中針對IC除錯與測試上線(bring up)推出ATE-Connect?技術。 ATE-Connect技術開創了業界標準的介面，可免除與專有、測試機台特定軟體以及可測試性設計(DFT)平台間的通訊障礙。新技術可加速 IJTAG元件的除錯，有助於加速產品量產，並縮短5G無線通訊、自動駕駛和人工智慧產品的上市時間。此外，Mentor還宣佈，Teradyne的 UltraFLEX測試解決方案透過其PortBridge 技術可完全支援新的 Mentor介面。 儘管業界廣泛採用IJTAG(IEEE 1687)測試架構進行晶片級測試，但許多公司仍採用非常不同的方法把晶片級測試向量轉換為測試機台格式，以及用於自動測試設備(ATE)的除錯測試

發表新主題
主題：
文章內容：
  確認碼:  
  一般討論區
一般討論區
新聞報導論壇
活動消息論壇
專欄評析
零組件科技論壇
產業新品中心
  應用論壇區
文章論述論壇
軟體應用論壇
產品應用論壇
Microchip數位電源討論區─贏取大獎
  技術應用區
電子技術類：
電腦科技類：
網際科技類：
軟體資源類：
 
刊登廣告 ｜ 新聞信箱 ｜ 讀者信箱 ｜ 著作權聲明 ｜ 隱私權聲明 ｜ 本站介紹
︱ Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw