 |
西門子收購Insight EDA 擴展Calibre可靠性驗證系列 (2023.11.16)
西門子數位化工業軟體完成對 Insight EDA 公司的收購，後者能夠為積體電路（IC）設計團隊，提供突破性的電路可靠性解決方案。
Insight EDA 成立於 2008 年，致力於為客戶提供類比／混合訊號和電晶體級客製化數位設計流程 |
|
西門子與台積電合作 助客戶實現IC最佳化設計 (2023.10.12)
西門子數位化工業軟體宣佈與台積電深化合作，展開一系列新技術認證與協作，多項西門子 EDA 產品成功獲得台積電的最新製程技術認證。
台積電設計基礎架構管理部門負責人 Dan Kochpatcharin 表示：「台積電與包括西門子在地的設計生態系統夥伴攜手合作 |
|
西門子提供EDA多項解決方案 通過台積電最新製程認證 (2023.05.10)
身為台積電的長期合作夥伴，西門子數位化工業軟體日前在台積電2023 年北美技術研討會上公布一系列最新認證，展現雙方協力合作的關鍵成果，將進一步實現西門子EDA技術針對台積電最新製程的全面支援 |
|
Cadence看好3D-IC大趨勢 持續朝向系統自動化方案商前進 (2022.12.14)
益華電腦(Cadence Design Systems)，日前在台北舉行了媒體團訪，由Cadence數位與簽核事業群的滕晉慶（Chin-Chi Teng）博士與台灣區總經理Brian Sung親自出席，除了分享Cadence在台灣的業務進展外，也針對未來的方案與市場布局做說明 |
 |
以模型為基礎的設計方式改善IC開發效率 (2022.04.25)
以模型為基礎的設計開發，在Simulink建立模型並模擬混和訊號IC設計、受控體和微機電系統（MEMS），本文展示馬達和感測器的範例。 |
|
西門子mPower數位解決方案通過GlobalFoundries平台認證 (2022.04.19)
西門子數位化工業軟體近日宣佈，其針對類比、數位和混合訊號IC設計的電源完整性分析數位解決方案，mPower現已通過GlobalFoundries（GF）平台的數位分析認證。
GF平台在功耗和效能方面取得了重大進展 |
|
西門子與台積電深化合作 3D IC認證設計達成關鍵里程 (2021.11.04)
西門子數位化工業軟體，日前在台積電 2021開放創新平台 (OIP) 生態系統論壇中宣布，與台積電合作帶來一系列的新產品認證，雙方在雲端支援 IC 設計，以及台積電的全系列 3D 矽晶堆疊與先進封裝技術（3Dfabric）方面，已經達成關鍵的里程碑 |
|
Deca攜手日月光、西門子推出APDK設計解決方案 (2021.04.01)
先進半導體封裝純工藝技術供應商Deca公司宣布推出全新的APDK（自適應圖案設計套件）解決方案。該解決方案是Deca與日月光半導體製造股份有限公司（ASE）和西門子數位工業軟體公司合作的成果 |
|
格羅方德助IoT及穿戴裝置創新 發揮22FDX平台自適基體偏壓功能 (2020.10.20)
特殊工藝半導體商格羅方德（GF）近日在其主辦的全球技術論壇(GTC)歐洲、中東和非洲(EMEA)場次中宣佈，將通過先進的22FDX平台專門的自適基體偏壓(Adaptive Body Bias；ABB)功能，進一步推進物聯網(IoT)和穿戴式裝置市場的創新 |
|
Mentor通過台積電最新3奈米製程技術認證 (2020.09.11)
Mentor，a Siemens business近期宣佈旗下多項產品線和工具已獲得台積電（TSMC）最新的3奈米（N3）製程技術認證。
台積電設計建構管理處資深處長Suk Lee表示：「此次認證進一步突顯了Mentor為雙方共同客戶以及台積電生態系統所創造的價值 |
|
Mentor EDA進一步支援三星Foundry 5/4奈米製程技術 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自訂和類比/混合訊號（AMS）電路驗證平台已通過三星Foundry的最新製程技術認證。客戶現在可以在三星的5/4奈米FinFET製程上使用這些產品，為其先進的IC設計tapeouts進行驗證和sign-off |
|
Mentor引入Calibre nmLVS-Recon技術 簡化IC電路驗證過程 (2020.08.10)
為了幫助IC設計人員更快速完成電路設計驗證，Mentor, a Siemens business近期宣佈將其Calibre Recon技術添加至Calibre nmLVS電路驗證平台。
Calibre Recon於去年推出，作為Mentor Calibre nmDRC套件的擴展，旨在幫助客戶在早期驗證設計迭代期間快速、自動和準確地分析IC設計中的錯誤，從而縮短設計週期和產品上市時間 |
|
新型態競爭風雲起 EDA啟動AI晶片新戰場 (2020.06.05)
AI將引導全世界走向工業革命以來，相關廠商必須快速將運算晶片上市，來處理AI架構的全新挑戰，需求驅使EDA工具日新月異。 |
|
Mentor產品線通過聯電新22奈米超低功耗製程技術認證 (2020.03.19)
Mentor, a Siemens Business近日宣佈，Mentor的多條產品線，包括Calibre平台、Analog FastSPICE平台，以及Nitro-SoC數位設計平台，現已通過聯華電子（UMC）的22uLP（超低功耗）製程技術認證 |
|
台積電與明導國際合作為新InFO技術變形提供設計與驗證工具 (2017.01.12)
明導國際(Mentor Graphics)宣佈該公司已與台積電(TSMC)就其Xpedition Enterprise平台以及Calibre平台擴展雙方的合作關係，為台積電的InFO(整合扇出型)技術提供適用於多晶片與晶片─DRAM整合應用的設計與驗證工具 |
|
Mentor Graphics 擴展 PADS PCB產品創建平台 (2016.07.15)
Mentor Graphics 公司宣佈在 PADS PCB 產品創建平台中新增一些功能。全新的類比/混合信號 (AMS) 以及高速分析產品能夠解決混合信號設計、DDR 導入以及正確的電氣設計 signoff 的相關工程挑戰 |
|
瞄準台積電InFO技術 明導以兩大平台因應 (2016.06.21)
在晶圓代工與封測領域兩大次產業之間最有趣的話題，莫過於晶圓代工跨足封裝市場的討論，從早前台積電與Xilinx（賽靈思）合作，推導出CoWoS技術，而近年來，台積電對於新一代的封裝技術InFO（Integrated Fan-Out；整合扇出型封裝）的推廣也相當不遺餘力，顯見台積電對於封裝市場的企圖心 |
|
Mentor增強對TSMC 7 奈米製程初期設計開發 (2016.03.28)
Mentor Graphics公司宣佈，藉由完成TSMC 10奈米FinFET V1.0認證，進一步增強和優化Calibre平台和Analog FastSPICE (AFS) 平台。此外，Calibre 和 Analog FastSPICE 平台已可應用在基於TSMC 7 奈米 FinFET 製程最新設計規則手冊 (DRM) 和 SPICE 模型的初期設計開發和 IP 設計 |
|
Mentor與GLOBALFOUNDRIES合作開發適用於22FDX平臺的設計參考流程 (2015.11.13)
Mentor Graphics（明導）宣布與 GLOBALFOUNDRIES合作，認證Mentor RTL到GDS平臺（包括 RealTime Designer物理RTL合成解決方案和Olympus-SoC佈局佈線系統）能夠完全適用於當前版本的 GLOBALFOUNDRIES 22FDX平臺設計參考流程 |
|
Mentor Graphics獲得TSMC 10nm FinFET 製程技術認證 (2015.09.21)
Mentor Graphics（明導）公司宣佈，Calibre nmPlatform已通過TSMC 10nm FinFET V0.9製程認證。此外，Mentor Analog FastSPICE電路驗證平臺已完成了電路級和元件級認證，Olympus-SoC數位設計平臺正在進行提升，以幫助設計工程師利用TSMC 10nm FinFET技術更有效地驗證和優化其設計 |
