![](/icon/objclass/news_icon.gif) |
M31與高塔半導體合作 開發65奈米SRAM和ROM記憶體 (2024.08.04) M31 Technology宣布與高塔半導體(Tower Semiconductor)合作,成功開發65奈米製程的SRAM(靜態隨機存取記憶體)和ROM(唯讀記憶體)IP產品,並將設計模組交付客戶端完成驗證,搭配此平台的低功耗元件Analog FET(類比場效電晶體)所設計的電路架構,能夠滿足SoC晶片嚴格的低功耗要求 |
![](/icon/objclass/news_icon.gif) |
M31攜手英特爾IFS聯盟 發表PCIe5與USB4等IP (2023.07.12) ?星科技(M31 Technology),近日受邀參加美國舊金山舉辦的2023設計自動化會議(Design Automation Conference),並攜手英特爾於會中IFS(Intel Foundry Services)聯盟論壇上,由M31技術行銷副總經理-Jayanta Lahiri發表最新的矽智財研發成果 |
![](/icon/objclass/news_icon.gif) |
智原14奈米LPP製程IP於三星SAFE平台上架 (2022.10.14) 智原科技(Faraday Technology)宣布,支援三星14奈米LPP製程的IP矽智財已在三星SAFE IP平台上架,提供三星晶圓廠客戶採用。
FinFET IP組合內容,包括LPDDR4/4X PHY、MIPI D-PHY、V-by-One、FPD-link、LVDS I/O、ONFI I/O與記憶體編譯器,皆經過晶片製作驗證且已實際應用在SoC專案中 |
![](/icon/objclass/news_icon.gif) |
M31科技推出基於Arm架構的AI處理器核心設計套件 (2021.12.20) M31 Technology近日宣佈其採用Arm技術架構,已成功開發針對機器學習與人工智慧應用的Arm處理器IP,包含Arm Cortex-M55 處理器及Arm Ethos-U55(NPU),實現晶片內(on-chip)處理器IP核心實作的最佳化,能協助先進處理器核心達到最大效能、縮小面積並降低功耗,同時減少50% 自行整合時間 |
![](/icon/objclass/news_icon.gif) |
新思針對台積電5奈米製程推出IP組合 加速高效能運算SoC設計 (2020.06.05) 新思科技針對運用於高效能運算SoC的台積公司 5奈米製程技術,推出高品質 IP 組合。應用於台積公司製程的DesignWare IP組合內容包括介面IP(適用於高速協定)和基礎IP,可加速高階雲端運算、AI加速器、網路和儲存應用SoC的開發 |
![](/icon/objclass/news_icon.gif) |
M31獲頒2019年台積電特殊製程矽智財合作夥伴獎 (2019.10.02) 全球矽智財開發商?星科技(M31 Technology)宣布,在今年台積電於美國加州聖塔克拉拉舉辦的開放創新平台論壇 (TSMC’s Open Innovation Platform Forum)中,獲頒2019年台積電「特殊製程矽智財合作夥伴獎」(2019 Partner of the Year Award for Specialty Process IP)獎 |
![](/icon/objclass/news_icon.gif) |
M31在台積電多項特殊製程上開發優化的IP解決方案 (2019.09.25) 全球精品矽智財開發商M31 Technology宣布,已在台積電特殊製程上開發一系列優化的IP解決方案,最終目標是協助晶片設計業者實現低功耗、高效能、小面積,以及高度佈局繞線彈性的SoC設計 |
![](/icon/objclass/news_icon.gif) |
CEVA發佈全新通用型混合DSP /控制器架構CEVA-BX (2019.01.10) CEVA發佈全新的通用型混合式DSP /控制器架構CEVA-BX,以滿足語音、視訊、通訊、感測和數位訊號控制應用中對數位訊號處理的新演算法需求。
CEVA-BX架構因可提供馬達控制和電氣化所需的通用型DSP功能,所以CEVA的市場範圍也將因此擴展到新興的汽車和工業市場 |
![](/icon/objclass/news_icon.gif) |
M31開發多元化TSMC 28HPC+ ULL Memory Compiler產品 (2018.10.02) 矽智財開發商M31 Technology宣布,開發多元化TSMC 28HPC + ULL Memory Compiler產品組合,將提供客戶更彈性、多樣化的產品運用。
台積電設計建構營銷事業處資深處長Suk Lee表示:「28HPC+ ULL編譯器Bitcell可進一步減少主流的智慧手機,移動設備,音頻和SoC應用的漏電流 |
![](/icon/objclass/news_icon.gif) |
Arm實體IP用於台積電22奈米ULP/ULL 最佳化主流行動與物聯網SoC (2018.05.04) Arm宣布旗下Arm Artisan實體IP將使用在台灣積體電路製造股份有限公司針對基於Arm架構的SoC開發的22奈米超低功耗(ultra-low power ;ULP)與超低漏電(ultra-low leakage; ULL)平台,台積電22奈米ULP/ULL針對主流行動與物聯網裝置進行最佳化,不僅提昇基於Arm架構的SoC效能,與台積電前一代28奈米HPC+平台相比,更顯著降低功耗及晶片面積 |
![](/icon/objclass/news_icon.gif) |
M31攜手聚積科技 佈局全球LED驅動晶片市場 (2018.03.07) 矽智財開發商?星科技(M31 Technology) 與LED驅動IC設計大廠聚積科技(Macroblock)今日共同宣佈,雙方將建立長期的合作夥伴關係,聚積科技LED 驅動IC將持續採用?星科技獨特的低功耗矽智財解決方案,積極佈局全球各式LED顯示屏與照明市場 |
![](/icon/objclass/news_icon.gif) |
ARM與聯華電子最新28HPC POP製程合作 (2016.02.15) 全球IP矽智財授權廠商ARM宣布即日起聯華電子的28奈米28HPCU製程可採用ARM Artisan實體IP平台和ARM POP IP。
此舉擴大了ARM 28奈米IP的領先地位,讓ARM合作夥伴生態圈能夠透過所有主要的晶圓代工廠取得完整的28奈米基礎IP |
![](/icon/objclass/product_icon.gif) |
ARM與聯華擴大28奈米IP合作 鎖定平價行動與消費性應用 (2014.01.14) IP矽智財授權廠商ARM與晶圓專工大廠聯華電子今(14)宣布擴大合作協議,將提供ARM Artisan實體IP與POP IP供聯電28HLP製程使用。
針對鎖定智慧手機、平板、無線與數位家庭等各式消費性應用的客戶,聯華電子與ARM將透過本協議,提供先進製程技術與全方位實體IP平台 |
![](/icon/objclass/product_icon.gif) |
展訊獲得ARM Artisan實體IP和POP IP技術授權開發28奈米系統單晶片 (2013.10.29) ARM近日與中國的無晶圓半導體供應商展訊通信有限公司(以下簡稱「展訊」)共同宣佈,展訊取得包括POP 處理器優化套件IP在內的完整ARM Artisan實體(Physical) IP技術授權,此後展訊將能就ARM所支援的廣泛IC代工選擇以及多樣化的28奈米製程,開發出最富有彈性的製造方案 |
![](/icon/objclass/news_icon.gif) |
ARM核心推向20 奈米及FinFET 技術 (2012.08.16) GLOBALFOUNDRIES 與 ARM日前宣布簽訂一份為期多年的合約,共同推出採用 GLOBALFOUNDRIES 20 奈米製程與FinFET 技術的 ARM 處理器設計最佳化的系統單晶片 (SoC) 解決方案。
在這份新合約中,將擴大雙方長遠的合作關係,包含在行動裝置中重要性逐漸提高的圖像處理器元件 |
![](/icon/objclass/news_icon.gif) |
聯華電子與智原科技將強化矽智財夥伴關係 (2012.02.02) 聯華電子與ASIC暨矽智財領導廠商智原科技昨(1)日共同宣佈,雙方協議將強化矽智財夥伴關係,以涵蓋聯華電子先進製程上的基礎與特殊矽智財。在此協議之下,智原科技將最佳化一系列完整矽智財,提供聯華電子0.11微米至28奈米製程使用,以協助雙方客戶的各種不同應用產品,縮短其系統單晶片設計的上市時程 |
![](/icon/objclass/product_icon.gif) |
ARM宣佈提供業界最廣之40nm G實體IP平台 (2009.04.27) ARM宣佈為台積電(TSMC)的40奈米 G 製程提供完善的IP平台。ARM最新推出的矽認證實體IP平台能在無需增加功耗的前提下,針對需要進階功能的效能導向消費性裝置,進行符合成本效益的開發活動 |
![](/icon/objclass/product_icon.gif) |
智原90奈米1GHz記憶體編譯器,支援SoC應用 (2008.06.16) ASIC設計服務暨IP研發銷售廠商智原科技,發表了首件以聯電90奈米SP製程製造的商用1GHz記憶體編譯器。此款單埠記憶體編譯器運用的佈局及線路設計技術,提供高達1GHz的速度,同時仍保有與一般記憶體解決方案相同的功率及面積尺寸要求 |
![](/icon/objclass/product_icon.gif) |
智原科技推出聯電65奈米LL製程記憶體編譯器 (2008.02.01) ASIC設計服務暨IP研發廠商智原科技,宣佈推出聯電65奈米LL製程的先進記憶體編譯器。這款65奈米記憶體解決方案的主要特性為多列冗位(row redundancy)的設計,提供了記憶體修復功能、內建BIST測試介面(BIST test interface, BTI)以及可兼顧良率和效能的sensing margin調整機制等 |
![](/icon/objclass/product_icon.gif) |
智原科技推出高整合記憶體測試與修復系統 (2007.05.17) ASIC設計服務暨IP研發銷售廠商-智原科技,宣佈推出REMEDE(發音同於“remedy”)記憶體測試與修復發展系統。此系統整合了內建自我修復的功能IP、fuse群組以及智原自主研發的記憶體編譯器等,能夠提高整體晶片良率、降低晶片成本、提高客戶獲利、以及增進製造測試的品質等 |