CTIMES - Verilog

以SystemVerilog語言提升EDA工具設計產能 (2006.04.07)
SystemVerilog目前已經漸漸成為設計與驗證的主流語言，許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog，而許多先進設計與驗證工程師也開始在standardization process中使用此種語言

以SystemVerilog語言提升EDA工具設計產能 (2006.04.01)
SystemVerilog目前已經漸漸成為設計與驗證的主流語言，許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog，而許多先進設計與驗證工程師也開始在standardization process中使用此種語言

MPEG4/H.264/AVC視訊壓縮國際標準班 (2005.09.20)
本課程中我們將會對基本的視訊處理以及過去的壓縮技術作一簡介，使對此一領域不很熟悉的同學可以入門，然後我們再針對H.264的編碼演算法進行深入淺出的解說，其中包括基本架構，Intra 預測，移動估測與補償，編碼模式選擇，資料量化,資料編碼,去方格法等進行解說,並且說明可能可以在演算上減少運算以及加速的地方

SoC晶片測試策略 (2005.09.05)
SoC晶片的測試已成為一項研發項目，所引發的問題也日漸增加。當製程與晶片能達到比較好的特性時，便能選擇較低成本的測試方案。因此，製造者在高階和中階SoC測試機方面，便可選擇迴路測試的配備，而不必因為DUT上只有少數的高速接腳，便被迫使用昂貴的解決方案

推動SoC的ESL工具發展現況 (2005.06.01)
使用ESL的設計方式，是近幾年EDA工具開發者一個開發工具的重點方向，當半導體製程推進至奈米等級，嵌入式處理器的應用就相對增多，而嵌入式處理器的應用也會日趨複雜，本文介紹了主要的EDA大廠Synopsys、Cadence、Mentor Graphics於此方面的產品發展

DFT讓SoC“健康檢查”更有效率 (2005.05.05)
當IC逐漸演化成內部電路錯綜複雜的SoC，以往單純的測試程序也跟著高難度了起來；為了提高這道SoC“健康檢查”程序的效率，在前段IC設計中採用可測試性設計（Design for Test；DFT）技術，成為市場接受度越來越高的解決方案

從MATLAB看SoC設計途徑 (2005.04.11)
過去幾年中，SoC還是個讓業界摸索其定義和作法的階段，然而，這個階段很顯然已經跨越，沒有多少人懷疑今日的晶片設計必須有系統化的架構與能力了。現階段IC設計業者所關注的問題已經轉向：如何以又快又好的方式來發展SoC晶片

Logic Design(Verilog RTL+Synthesis+Verification+實作 (2004.12.10)
(1)Introduction Verilog code--HDL的基本概念 (2)基本Verilog 描述--如何用Verilog寫出一個簡單的電路 (3)合成 (4)高階Verilog描述--使用DesignWare來設計﹔如何用Verilog寫出一個系統電路 (5)H

Cypress發表支援雙LA-1介面的最高效能NSE (2004.08.16)
Cypress Semiconductor日前推出Ayama 20000系列網路搜尋引擎(NSE)元件樣本。Ayama 20000系列NSE介面已通過網路處理論壇(Networking Processing Forum, NPF)的LA-1規格認證，能支援各種商業網路處理器(NPU)，其中包括英特爾公司的IXP2400/IXP2800/IXP2850、以及AMCC的nP3700

Tensilica以C程式碼產生最佳化可程式RTL引擎 (2004.07.12)
Tensilica日前宣佈該公司已在設計自動化領域取得一項重要突破，利用公司新的XPRES (Xtensa PRocessor Extension Synthesis) 編譯器從標準C程式碼自動產生最佳化的可配置組態處理器設計

抽象思考的力量 (2004.07.05)
筆者最近和幾位年輕的電子工程師聊天，話題大都集中在「如何發揮自己的潛力？」上。這些年輕人的年紀在25～35歲之間，他們面對目前台灣電子產業的外移、國際市場的激烈競爭、電子技術的一日千里、個人經濟和生存的壓力…等問題時，都表露了徬徨無助的面孔

新世代EDA工具挑戰混合信號設計 (2004.07.01)
許多數位通訊系統，同時包含了緊密整合的射頻（RF），類比/混合信號和數位訊號處理（DSP）功能，而這些功能因為含有射頻載波，使得不易使用傳統的暫態模擬。本文的目的是提供可解決以上問題的EDA工具ADVance MS RF（簡稱ADMS）之介紹，並且使用範例來說明此一工具在性能和實用性上所帶來的好處

崁入式系統之驗證與最佳化 (2004.06.01)
嵌入式設計在SoC時代的重要性與重要性日益提升，EDA設計工具所扮演的角色也越加吃重，透過不同功能性的工具，提供設計者一個直接與綜合的環境，包含建構設計平台、驗證與分析來精簡崁入式系統，以解決開發軟體/硬體時各階段所遭遇的問題

新時代邏輯運算解決方案──PLD (2004.05.05)
對於大多數的系統設計者而言，可利用許多方式來建置邏輯功能，離散邏輯只是解決設計問題的其中一個選項；而可程式化邏輯元件的問世，為IC設計業者提供了一個更具彈性的選擇

使用SoPC Builder提升系統性能之概述 (2004.04.05)
SoPC代表一種新的系統設計技術，可以將硬體系統（包括微處理器、記憶體、週邊介面電路及使用者邏輯電路）以及軟體設計，都放至單一個可規劃晶片中。本文將介紹SoPC Builder與其提供系統性能的技術論述

以單一平台工具解決SoC設計驗證難題 (2004.04.05)
(圖一)　明導國際亞太地區總裁楊正義在IC設計走向SoC（系統單晶片）的趨勢之下，解決晶片設計流程中因類比（Analog）與混合訊號（Mixed Signal）比重日益提高所帶來的功能驗證（Verification）難題

Mentor Graphics供應ADVance MS 4.0 (2004.02.16)
明導國際（Mentor Graphics）於9日宣佈開始供應ADVance MS（ADMS）4.0版，這套工具新增加對於SystemVerilog和System語言的支援，使其市場地位再度加強，成為具延展性的混合訊號功能驗證平台

SoC系統級設計方法 (2004.02.05)
半導體業界認為可以將整個系統整合到單一模型之中時，IP平台設計為重點之一，而其研發關鍵在於平台須可區分差異性的元素，包括先進的系統模型和驗證環境。本文重點為SoC的系統模型是如何設計和提供附加價值給軟體開發者，並提供早期的虛擬原型（prototype），使IP更彈性的嵌入到設計工具中

IP Qualification Guidelines　為SIP品質把關 (2003.11.05)
SIP元件的流通與重複使用，是縮短SoC研發時程與降低成本的重要關鍵，而為達成以上目標，建立一套SIP標準規範做為交易時可依循的品質評定原則，成為一個重要的課題。本文將由工研院甫於九月底公佈的台灣矽智財品質規範談起，分析目前SIP市場在流通與交易上仍待克服的問題

從軟體轉型韌體工程師之路 (2003.11.01)
目前電腦軟體需求銳減，嵌入式系統卻起而代之。大多數軟體工程師現在都陷入必須轉型的困境，但是要向何處轉型呢？除了放棄程式設計的生涯以外，轉往嵌入式系統成為「韌體工程師」，似乎成為唯一的一條路