帳號:
密碼:
CTIMES / Nc-verilog
科技
典故
只有互助合作才能雙贏——從USB2.0沿革談起

USB的沿革歷史充滿曲折,其中各大廠商從本位主義的相互對抗,到嘗盡深刻教訓後的Wintel合作,能否給予後進有意「彼可取而代之」者一些深思與反省?
NEC認可NC-Verilog模擬工具的簽證(sign-off)能力 (2000.05.03)
Cadence發佈新聞稿指出NEC的新一代特殊應用積體電路(ASIC)設計作業已能在NC-Verilog邏輯模擬技術中直接完成最後簽證(Sign-off)的程序。透過一連串嚴謹的認證步驟,NEC將把NC-Verilog整合至其OpenCAD設計環境內,以支援超大型複雜晶片的開發工作

  十大熱門新聞

AD

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3
地址:台北市中山北路三段29號11樓 / 電話 (02)2585-5526 / E-Mail: webmaster@ctimes.com.tw