 |
創意採Cadence Integrity 3D-IC平台 實現3D FinFET 製程晶片設計 (2024.01.14)
益華電腦（Cadence）宣布，其Cadence Integrity 3D-IC 平台獲創意電子採用，並已成功用於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計，並完成投片。
該設計採Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封裝的晶圓堆疊 (WoW) 結構上實現Memory-on-Logic 三維芯片堆疊配置 |
|
半導體『0.5D』的距離有多遠？ (2012.09.25)
近期看到FPGA大廠陸續推出3D系統晶片，令人想起幾前年半導體產業開始積極推展的3D晶片，似乎經過幾年的醞釀，目前開始看到該技術的開花結果。只不過，Altera台灣區總經理陳英仁指出，這些其實都是屬於2.5D的製程，不是真正3D的技術範疇 |
 |
GLOBALFOUNDRIES 晶圓8廠實現20奈米及3D晶片堆疊技術 (2012.06.18)
GLOBALFOUNDRIES日前宣佈，其劃時代的新技術將可為新一代的行動與消費性應用實現 3D 晶片堆疊。該公司位於紐約薩拉托加郡的晶圓 8 廠已安裝一套特殊生產工具，可在半導體晶圓上建立矽穿孔 (TSV) 技術，作業於其最頂尖的 20奈米技術平台上 |
|
新思科技推出3D-IC新技術 (2012.03.29)
新思科技(Synopsys)日前宣佈，利用3D-IC整合技術加速多晶片堆疊系統(stacked multiple-die silicon system)的設計，以滿足當今電子產品在運算速度提升、結構尺寸縮小及功耗降低等面向上的需求 |
|
ST統籌歐洲新研究智慧型系統共同設計專案 (2011.12.21)
歐洲新研究專案的合作夥伴日前發佈了多國／多學科智慧型系統共同設計（SMArt systems Co-design，SMAC）專案內容。這項為期三年的重要合作專案旨在爲智慧型系統設計創造設計整合環境（SMAC平台），歐盟FP7（FP7-ICT-2011-7）專案爲智慧型系統專案提供部分資金支援 |
|
強化智慧系統設計 ST發佈SMAC專案內容 (2011.12.19)
意法半導體（ST）日前與歐洲新研究專案的合作夥伴，共同發佈了多國/多學科智慧型系統共同設計（SMArt systems Co-design，SMAC）專案內容。
這項為期三年的重要合作專案旨在爲智慧型系統設計創造先進的設計整合環境（SMAC 平台），歐盟FP7（FP7-ICT-2011-7）專案爲智慧型系統專案提供部分資金支援 |
 |
用貼的3D IC技術 (2011.09.13)
散熱與雜訊的問題，一直是3D IC難以克服的瓶頸所在。對此，3M和IBM正合作研發一種採用新型黏著劑來進行晶片堆疊的新3D IC技術，這種黏著劑是3M專門開發給矽晶片黏接，而透過採用這種特殊的塑化原料，能把電路的熱能大幅隔開，甚至可以一口氣連結數百層的獨立晶片，並把單一封裝的晶片效能推升了一千倍以上 |
 |
單晶片堆疊 3D - FPGA 性能優勢-單晶片堆疊 3D - FPGA 性能優勢 (2011.07.08)
單晶片堆疊 3D - FPGA 性能優勢 |
 |
難以抗衡的三星優勢 (2011.07.06)
觸控產業的商機處處，手機及平板只是一個開始 |
|
恆憶與Intel合作研究PCM技術 獲關鍵性突破 (2009.11.02)
恆憶（Numonyx）與英特爾（Intel）宣佈，相變化記憶體（PCM）研究的關鍵性突破，此項非揮發性記憶體技術結合了現今多種類型記憶體的優點。研究人員也首度展示可於單一晶片堆疊多層PCM 陣列的64Mb測試晶片 |
|
從節能省碳談3D IC (2009.07.03)
CPU節能功率已面臨瓶頸，氣冷式散熱功能也面臨極限，SoC散熱和漏電流問題亦迫在眉睫，資料中心更是節能省碳的重點。3D IC降低功耗設計可有效降低RF功耗、明顯提升記憶體效能，有助建構綠色資料中心，用3D Stack技術大幅降低伺服器記憶體功耗，3D IC符合節能省碳環保潮流 |
|
MEMS運動感測元件之技術淺談 (2008.12.03)
本文以下將以加速度計為主，淺介其市場技術、製程技術、技術指標和發展趨勢，同時也藉此文介紹工研院目前之研發技術與未來在慣性運動感測元件技術開發上之佈局。 |
|
TSV晶片通孔技術正夯 (2008.07.29)
矽通孔技術（Through Silicon Via；TSV）是在晶片和晶片間、晶圓和晶圓間製作垂直導通，實現晶片互連的最新技術。與過去IC封裝鍵合和使用凸點的疊加技術不同，TSV能使晶片在三維方向堆疊的密度最大，尺寸最小，大幅改善晶片速度和功耗，是發展3D IC的關鍵技術 |
|
預見2020年關鍵科技發展 (2008.06.10)
德州儀器開發商大會（TIDC）是半導體大廠德州儀器（TI）的年度盛事。今年該場盛會於5月23日在台北盛大展開，主題鎖定了「視訊影像」、「工業與控制應用」、「數位媒體應用及解決方案」等三大主軸，揭示豐富的創新應用與技術分享，並邀請許多TI的開發商共襄盛舉，實機展示各家先進的產品應用，為2020年的產業發展榮景揭開序幕 |
|
多維空間晶粒堆疊世代正式來臨！ (2005.05.05)
盧超群認為，晶粒堆疊技術將是半導體產業界未來數十年的大革新，這種趨勢總稱為異質性整合，讓晶粒由原本的二度空間排列轉而成為三度空間堆疊。而鈺創這一小步也宣示了多維空間晶粒堆疊的大時代將正式來臨 |
|
SoC的定義與架構 (2004.02.05)
什麼是SoC？本文不只是由產業、技術或市場沿革描述SoC的定義，而是希望輔以科學上、哲理上與自然現象上的推衍，引導讀者拋棄傳統IC設計的佈局概念與一般電子零組件的舊式思維，勾勒出一個開放而多元的SoC概念之架構輪廓 |
|
無凸塊接合技術的3D堆疊封裝 (2003.09.05)
本文將介紹以無凸塊接合技術為基礎所研發的新3D堆疊封裝，其個別的堆疊單位可以是裸晶片、已經封裝完成的元件或是被動元件，利用沿著晶片週邊排列整齊的彈性接頭（compliant terminals）或是一系列的銅柱（copper pillars）作為Z軸方向的連接 |
|
技術整合改變半導體裝配業 (2003.04.05)
裝配電路板時，有些晶片堆?應用帶動了處理晶圓的需求，要像處理電路板那樣，帶來一系列新的電路板處理挑戰，而元件的堆?也出現了。在資訊產品的整合發展趨勢下，裝配技術已不再能夠清晰地劃分為元件、電路板和最終裝配 |
|
堆疊式構裝在記憶產品之應用（下） (2003.02.05)
隨著記憶體在各種電子產品中的應用日益廣泛，記憶體產品的容量、功耗等要素，也成為越來越受到廠商與消費者的重視；本文接續135期，將繼續深入介紹Flash等各種記憶體相關產品的發展趨勢，並探討堆疊式構裝應用於記憶體產品之技術現況與未來挑戰 |
|
零組件科技論壇─「系統級IC設計之成功案例與應用市場」研討會實錄 (2003.01.05)
一般對於系統級IC設計相關議題的討論，皆是著重在SoC的前端製程技術發展或相關設計平台工具的開發等部份，而對SoC產品的實際應用案例與應用市場狀況之著墨反而較少 |
