 |
異質整合 揭櫫半導體未來20年產業藍圖 (2019.10.09)
晶片的設計和製造來到一個新的轉折。於是，異質整合的概念，就砰然降臨到了半導體的舞台上。它是驅動半導體未來20～30年最重要的發展趨勢。 |
|
矢志成為IC設計界的建築師 (2019.10.03)
再龐大複雜的電路設計，也要從最根本的架構來發想，而且一但架構錯了，後面再怎麼補，也難竟全功，這是擷發科技的核心商業模式。 |
|
半導體產業換骨妙方 異質整合藥到病除 (2019.10.02)
異質整合是助力半導體產業脫胎換骨的靈丹妙藥，以結合具備不同材料特性和物理需求的功能區塊，打造高整合、低功耗又小巧的的晶片設計。 |
|
邏輯製程演進下之IC製造產業競爭態勢 (2013.08.09)
隨著2013年的經濟景氣可望較2012年復甦，半導體市場亦有回甦景象。位居全球領導地位之晶圓製造業者除公布2013年第一季經營狀況之外，亦紛紛發表未來的資本支出規劃和先進製程提升藍圖 |
 |
採用三閘極3D技術的新一代FPGA (2013.07.07)
2013年2月，Altera和英特爾(Intel)共同宣佈新一代Altera的高性能FPGA產品將獨家採用英特爾的14奈米3D三閘極電晶體技術。這代表著FPGA也已跨入3D電晶體世代了。
全球領先的半導體公司都不斷地針對3D電晶體結構進行最佳化和可製造性研究 |
|
跨領域結合 台灣高階醫材找機會 (2013.06.21)
當行動裝置已經融入人們生活後，消費者已習慣行動裝置所帶來的便利性，這樣的特性不只在消費性電子產業中，也帶進醫療設備裡，醫療電子產品的趨勢正往微型化、可攜式、無線連接的方向發展，而資通訊技術在健康照護產業的應用上更是急速的成長中 |
|
高容量記憶體 可望因3D IC而不再是奢侈品 (2010.06.24)
旺宏電子今日（6/24）發表最新的3D NAND Flash研究成果，其總經理盧志遠表示，這顆3D IC與一般討論的Sip、TSV技術不同，但是能夠大幅降低Bit Cost。未來若能步入量產，可以解決高容量記憶體成本高昂的問題，最高目標希望能與硬碟並駕齊驅，甚至超越硬碟 |
|
從3D IC/TSV 的不同名詞看3D IC 技術 （下） (2010.05.05)
目前，3D-IC定義並不相同，有人認為只要將一顆 die 放在一個substrate 上就是 3D integration，這似乎與將Chip 放在PCB上面沒有兩樣，頂多稱之為3D Package。3D-IC與3D 封裝 (package)不同的是，3D Package 裡面的元件是離散的，都是在元件的週邊利用 bonding wire 相接，但是 3D IC 卻是一個獨立的 IC，透過垂直與水平整合來大量提高集積密度 |
 |
諾發發表新一代電漿化學氣相沉積製程 (2010.05.05)
諾發系統日前宣佈，已在VECTOR PECVD平台上開發出，具有晶圓對晶圓間膜厚變異小於2埃的精密抗反射層薄膜（ARL）。這種新製程採用VECTOR特有的多重平台序列式沉積工藝技術架構（MSSP），以達成沉積的ARL薄膜具有格外均勻的薄膜厚度，折射率（n）和消光係數（K） |
|
從節能省碳談3D IC (2009.07.03)
CPU節能功率已面臨瓶頸，氣冷式散熱功能也面臨極限，SoC散熱和漏電流問題亦迫在眉睫，資料中心更是節能省碳的重點。3D IC降低功耗設計可有效降低RF功耗、明顯提升記憶體效能，有助建構綠色資料中心，用3D Stack技術大幅降低伺服器記憶體功耗，3D IC符合節能省碳環保潮流 |
|
3D IC有其他好處嗎？ (2009.05.05)
3D IC必須要由電子電路的工程師與封裝設計的工程師一起共同工作，藉由垂直與水平整合達到大量提高集積密度的要求。3D IC可進一步減少 ESD 需求、有效提高散熱效果、提高良率，並具備可延展性／可規畫性／可替換性 |
|
ASM和SAFC簽訂認證製造廠商與合作協定 (2009.01.16)
ASM International N.V.和 Sigma-Aldrich子公司SAFC旗下的SAFC Hitech宣布針對進階超介電常數絕緣層(advanced Ultra High-k insulators)之特定原子層沉積(ALD)原料簽訂認證製造廠商與合作協定。 該協定提供化學原料之認證標準、特定ASM ALD 專利之授權許可，以及針對這些化學原料的行銷與進階開發合作關係 |
|
Qcept非光學可視性缺陷檢測系統獲Soitec使用 (2008.12.24)
半導體製造業新型晶圓檢測系統開發商Qcept（Qcept Technologies Inc.）宣布絕緣層上覆矽（SOI）與其他工程基板的供應商Soitec公司，將採用其ChemetriQ 3000非光學可視性缺陷（NVD）檢測系統 |
|
低電壓射頻接收器前端電路於CMOS製程之挑戰與實現 (2008.10.07)
近年來，基於成本及整合的考量，使用CMOS製程來實現RF IC已漸趨主流。然而，CMOS本身的轉導較GaAs或BJT來得低，所以設計上的挑戰相對較大，特別是當低電壓使用時。本文以CMOS元件作出發點 |
|
Qcept提供晶圓快速線上非光學可視性缺陷偵測 (2008.06.13)
Qcept的ChemetriQ 3000提供整片晶圓的快速線上非光學可視性缺陷(NVDs)偵測，包括了有機、無機、金屬污染、製程導致的電荷、水漬或其他的非光學可視性缺陷。NVDs無法以光學檢測系統探測，在尖端晶圓廠中，佔了所有缺陷的30% |
|
非揮發性記憶體的競合市場 (2007.10.24)
記憶體本身就具有通用與中介的性質，所以發展出來的各類記憶體元件，多能通用於不同系統之間。新一代的記憶體為了更通用之故，所發展的都是非揮發性的記憶體，這樣才能既做為系統隨機存取之用，又能組成各類的儲存裝置，例如嵌入在可攜式裝置中的儲存容量、彈性應用的記憶卡或固態硬碟等 |
|
統計型時序分析 (2007.08.20)
若IC設計不考慮相關性，而只用一些簡單分佈的情況做為設計依據，則許多原可利用的margin將浪費掉。為充分利用此一特性，最近在數位IC的時序領域熱切提出了一種新的時序分析方法--統計型時序分析(Statistical Timing Analysis-SSTA) |
|
65到45：半導體製程微細化技術再突破 (2006.11.27)
當半導體微細化製程從65奈米邁向45奈米、甚至晶片結構體尺寸將朝向32或是22奈米之際，我們將會面臨什麼未知的物理性質變化？為了追尋更微小體積、切割更多晶片的商業成本效益 |
|
微電子大都會的建築師 (2006.11.27)
就像大都會的建築，依照晶片接合結構來說，SiP大致上可三類：平面結構、堆疊結構以及內藏結構。其晶片可以經由陶瓷、金屬導線架、有機基板壓合或增層，甚至於矽基板或膠帶式軟性基板等來承載 |
 |
以全溼式單晶圓清洗方式領導市場 (2006.10.31)
晶圓清洗在半導體製程的多項步驟，包括前段製程與後段製程（BEOL與FEOL）都會出現。對於製程來說，晶圓清洗的重要性取決於減少晶圓前、後兩面上粒子與污染物質，還能同時進行溼式表面準備動作的能力 |
