 |
三星14nm製程技術 Tape Out完成 (2012.12.23)
即使三星電子最近被採用Exynos系列處理器之行動裝置產品疑似存在著安全漏洞問題搞的烏煙瘴氣，但在邁向14奈米製程技術之路一樣沒有任何懈怠。繼格羅方德半導體以及英特爾後，三星也向外界宣布採用14奈米製程技術之行動晶片測試成功，該行動晶片不管是針對動態功耗以及漏電率方面皆有明顯改善 |
 |
Victrex推新型耐磨適合精密加工的聚合物解決方案 (2010.02.11)
英國威格斯公司（Victrex）旗下的分支機搆，威格斯聚合物解決方案事業部於週三（2/9）宣佈，推出了VICTREX PM101聚合物，可滿足市場對高性能加工零件的需求。
威格斯表示，VICTREX PM101聚合物具有良好的耐磨性，發塵量極少，因此非常適合IC測試座等要求極為嚴苛應用的需求 |
|
諾發32奈米介電質技術可解決RC遲滯問題 (2009.04.02)
為了使積體電路元件的性能跟上摩斯定律（Moore’s Law），積體電路設計人員在驅策技術節點縮小化時必需減緩RC遲滯效應。為達到元件縮小所帶來的應有的積效進而增加45奈米以下導線間的空間縮小所帶來的挑戰 |
|
ASM和SAFC簽訂認證製造廠商與合作協定 (2009.01.16)
ASM International N.V.和 Sigma-Aldrich子公司SAFC旗下的SAFC Hitech宣布針對進階超介電常數絕緣層(advanced Ultra High-k insulators)之特定原子層沉積(ALD)原料簽訂認證製造廠商與合作協定。 該協定提供化學原料之認證標準、特定ASM ALD 專利之授權許可，以及針對這些化學原料的行銷與進階開發合作關係 |
|
AMD與IBM發表45奈米晶片論文 (2006.12.15)
在全球電子元件會議上（International Electron Device Meeting，IEDM），IBM與AMD（美商超微半導體）發表數篇論文，描述在45奈米微處理器製程應用程式方面，浸潤式微影技術的使用、超低介電值的金屬層間介電層、以及多項電晶體應變加強等技術 |
 |
NEC開發面向45nm工藝的Cu/Low-k佈線技術 (2006.11.26)
NEC與NEC電子開發了45nm工藝的Cu/Low-k佈線技術。該技術適用於由閘長30nm的MOSFET構成的環狀振盪電路，並使用有效比介電常數（k值）為2.9的低介電（low-k）膜、數值孔徑和佈線間距為70nm/140nm的Cu二重大馬士革（Cu Dual Damascene）工藝 |
|
利用四氟化碳電漿預處理改善高介電材料特性之製程 (2006.11.23)
此方法是利用四氟化碳電漿預處理改善高介電常數之絕緣層與矽晶圓介面之特性，我們可以發現使用此方法可以有效的降低閘極漏電流，再者此方法也可有效的增加氟原子含量，較多的氟原子含量可增加元件的可靠度，顯示使用四氟化碳電漿預處理可有較好的崩潰電荷，意指能忍受較多次的操作，有較長時間的可靠度 |
|
ST揭示突破性被動元件整合技術 (2005.10.19)
半導體製造商ST，首度揭露了能在薄膜被動元件整合過程中大幅提升接面電容密度的突破性技術。這種新技術擴展了ST領先全球的IPAD（整合式被動與分離式元件）技術，能實現大於30nF/mm2的電容整合度，較當前採用矽或鉭等氧化物或氮化物的技術提高了50倍 |
|
安捷倫推出兩款DC/RF/Pulse參數測試系統 (2005.03.16)
安捷倫科技（Agilent Technologies）新近推出Agilent 4075及4076 DC/RF/Pulse參數測試系統，可量測65 nm等先進製程技術所製造之元件的特性。Agilent 4075及4076可讓半導體測試工程師量測RF和DC的特性 |
 |
Low-k將到達最大極限值 (2005.03.07)
所謂low-k（低介電常數值）就是指介電常數（dielectric constant）比較小的材料，因為這種材料允許晶片內的金屬導線可以互相緊密地貼近，而且在晶片內，不會發生訊號洩漏和干擾的問題 |
|
日月光與台積電攜手 (2003.04.16)
日月光半導體日前表示，該公司與台積電已開發0.13微米銅製程低介電常數為介電層材料之焊線封裝及覆晶封裝技術，並順利完成台積電0.13微米銅製程低介電常數晶片所採用之高效能焊線封裝BGA及覆晶封裝FCBGA之認證程序 |
|
工研院材料所成功開發高介電電容基板 (2003.04.08)
工研院材料所與電子所日前宣布，已成功利用奈米混成技術合作開發出全球第一個基板內藏元件藍芽射頻模組。而目前已有長春樹脂、南亞電子材料；及華通、耀華、南亞電路板等數家材料、電路板廠，與工研院洽談技術移轉的合作事宜 |
|
張忠謀指出 晶圓邁向90奈米製程時間將拉長 (2003.03.20)
台積電董事長張忠謀日前在美林證券（Merrill Lynch）舉辦的「第六屆亞太科技會議」中發表主題演說時指出，外界以銅與低介電常數（Low-K）製程等材料問題合理化摩爾定律延長時間，卻不能改變0.13微米以下製程電晶體數目倍數成長時間，由18個月延長為3年的事實 |
|
SOC產值後年可望逾370億美元 (2001.08.30)
根據美國Dataquest與我國工研院經資中心預測，2003年系統單晶片(System on Chip，SOC)取代non_SOC的元件市場可達370億美元以上，可見其關鍵的上游材料與零組件等商機無限，值得業者投入研發與生產 |
|
應用材料推出業界第一套化學氣相沉積TiSiN製程 (2001.03.28)
應用材料日前宣佈推出業界第一套化學氣相沉積TiSiN阻障層（barrier）製程，持續強化在銅製程技術的領導地位。運用應用材料新一代Endura Electra Cu整合式阻障層／種晶層設備平台，結合應用材料現有的自行離子化電漿（SIP：Self Ionized Plasma）物理氣相沉積銅反應室，化學氣相沉積TiSiN製程不僅支援200mm與300mm製程，並且針對下一代0 |
