CTIMES - Eda

TESDA延攬AMD副總裁王啟尚新任董事 (2024.07.10)
專精於SoC層級驗證的EDA公司──台灣電子系統設計自動化（TESDA）近日召開股東臨時會，完成董監事改選，延攬超微（AMD）顯示卡技術與工程資深副總裁王啟尚新任董事。會中也通過引進研創資本的資金，這是TESDA首次獲得機構投資人注資

西門子推出全新Calibre 3DThermal軟體強化3D IC市場布局 (2024.06.30)
西門子數位工業軟體近日宣佈推出 Calibre 3DThermal 軟體，用於 3D 積體電路（3D-IC）熱分析、驗證與除錯。Calibre 3DThermal 將 Calibre 驗證軟體和 Calibre 3DSTACK 軟體的關鍵能力，以及西門子 Simcenter Flotherm 軟體運算引擎相結合

西門子以Catapult AI NN簡化先進晶片的AI加速器開發 (2024.06.18)
西門子數位工業軟體近日推出 Catapult AI NN 軟體，可幫助神經網路加速器在ASIC和SoC上進行高階合成（HLS）。Catapult AI NN 是一款全面的解決方案，可對 AI 架構進行神經網路描述，再將其轉換為 C++ 程式碼，並合成為 Verilog 或 VHDL 語言的 RTL 加速器，以在矽晶中實作

西門子Solido IP驗證套件為下一代IC設計提供端到端矽晶品質保證 (2024.05.22)
西門子數位工業軟體發佈全新的 Solido IP 驗證套件（Solido IP Validation Suite），這是一套完善的自動化簽核解決方案，可為包括標準元件、記憶體和 IP 區塊在?的所有設計智慧財產權（IP）類型提供品質保證

Cadence結合生成式AI技術開創多物理場模擬應用新時代 (2024.05.07)
Cadence 與NVIDIA合作，結合生成式 AI，開創多物理場模擬技術的應用新局。Cadence是透過Millennium平台，利用特製的NVIDIA硬體加速運算來提高效率，在單一Millennium M1機箱可達到等同於32,000顆CPU的運算效能，提供接近硬體模擬的速度

Cadence和NVIDIA合作生成式AI項目加速應用創新 (2024.03.24)
益華電腦(Cadence Design Systems, Inc.)宣布．擴大與 NVIDIA 在 EDA、系統設計和分析、數位生物學(Digital Biology)和AI領域的多年合作，推出兩種革命性解決方案，利用加速運算和生成式AI重塑未來設計

西門子加入半導體教育聯盟應對產業技能和人才短缺問題 (2024.03.05)
西門子數位化工業軟體今（5）日宣佈加入半導體教育聯盟（Semiconductor Education Alliance），協助建設積體電路（IC）設計和電子設計自動化（EDA）產業的實踐社區，包括教師、學校、出版商、教育技術公司和研究組織等範圍，推進半導體產業蓬勃發展

Cadence推出業界首款加速數位雙生平台Millennium (2024.02.22)
益華電腦(Cadence Design Systems, Inc.)宣布，推出Cadence Millennium企業多物理場平台，這是業界首款用於多物理場系統設計和分析的硬體/軟體(HW/ SW)加速數位雙生解決方案。 Cadence瞄準了提高性能和效率可獲得的巨大助益與商機，推出第一代Millennium M1 平台專注於加速高擬真運算流體動力學 (CFD)的模擬能力

Cadence推出全新Celsius Studio AI熱管理平台推進ECAD/MCAD整合 (2024.02.06)
益華電腦 (Cadence Design Systems, Inc.) 宣布，推出Cadence Celsius Studio，這是業界首款用於電子系統的完整 AI 散熱設計和分析解決方案。除了應用於PCB 和完整電子組件的電子散熱設計，Celsius Studio 還可以解決 2.5D 和 3D-IC 以及 IC 封裝的熱分析和熱應力問題

是德Chiplet PHY Designer可模擬支援UCIe標準之D2D至D2D實體層IP (2024.02.05)
是德科技（Keysight）推出Chiplet PHY Designer，這是該公司高速數位設計與模擬工具系列的最新成員，提供晶粒間（D2D）互連模擬功能，可對業界稱為小晶片（Chiplet）之異質和3D積體電路設計的效能進行全面驗證

群聯採Cadence Cerebrus AI驅動晶片最佳化工具加速產品開發 (2024.01.31)
群聯電子日前已成功採用Cadence Cerebrus智慧晶片設計工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS數位化全流程，優化其下一代12nm製程NAND儲存控制晶片。Cadence Cerebrus為生成式AI技術驅動的解決方案，協助群聯成功降低了 35%功耗及3%面積

創意採Cadence Integrity 3D-IC平台實現3D FinFET 製程晶片設計 (2024.01.14)
益華電腦（Cadence）宣布，其Cadence Integrity 3D-IC 平台獲創意電子採用，並已成功用於先進 FinFET 製程上實現複雜的 3D 堆疊晶片設計，並完成投片。該設計採Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封裝的晶圓堆疊 (WoW) 結構上實現Memory-on-Logic 三維芯片堆疊配置

修復高達95% Cadence推出生成式AI自動識別和解決EM-IR違規技術 (2023.11.16)
益華電腦(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，這是業界首款生成AI技術，可在設計過程早期自動識別 EM-IR 壓降違規的根本原因，因而可以最有效率的選擇並加以實現與修正來改善功率、效能和面積(PPA)

西門子收購Insight EDA 擴展Calibre可靠性驗證系列 (2023.11.16)
西門子數位化工業軟體完成對 Insight EDA 公司的收購，後者能夠為積體電路（IC）設計團隊，提供突破性的電路可靠性解決方案。 Insight EDA 成立於 2008 年，致力於為客戶提供類比／混合訊號和電晶體級客製化數位設計流程

西門子EDA發佈Tessent RTL Pro 加強可測試性設計能力 (2023.10.19)
西門子數位化工業軟體近日發佈 Tessent RTL Pro 創新軟體解決方案，旨在幫助積體電路（IC）設計團隊簡化並加速下一代設計的關鍵可測試性設計（DFT）工作。隨著 IC 設計在尺寸和複雜性方面不斷增長，工程師必須在設計早期階段識別並解決可測試性問題

新思科技針對台積電N5A製程技術推出車用級IP產品組合 (2023.10.17)
新思科技宣布針對台積公司的N5A製程，推出業界範圍最廣的車用級介面與基礎IP產品組合。新思科技與台積公司攜手達成車用SoC長期運作的可靠性與高效能運算要求，協助帶動次世代以軟體定義車輛的產業發展

西門子與台積電合作助客戶實現IC最佳化設計 (2023.10.12)
西門子數位化工業軟體宣佈與台積電深化合作，展開一系列新技術認證與協作，多項西門子 EDA 產品成功獲得台積電的最新製程技術認證。台積電設計基礎架構管理部門負責人 Dan Kochpatcharin 表示：「台積電與包括西門子在地的設計生態系統夥伴攜手合作

新思科技利用全端大數據分析擴充Synopsys.ai電子設計自動化套件 (2023.09.14)
新思科技宣布擴充旗下Synopsys.ai全端(full-stack)電子設計自動化(EDA)套件，針對積體電路(IC)晶片開發的每個階段，提供全面性、以人工智慧(AI)驅動的資料分析。新思科技的EDA資料分析解決方案，在半導體業界相關領域中，是首見可提供AI驅動的見解與優化，以提升探索、設計、製造與測試流程的產品

Cadence舉行2023台灣使用者年會聚焦AI應用與3D-IC技術 (2023.08.31)
益華電腦（Cadence）今日在新竹舉行CadenceLIVE Taiwan 2023使用者年度大會。在全球AI浪潮之下，今年Cadence持續聚焦AI技術與EDA工具的整合搭配上，除了協助工程師提高晶片設計的效率外，也運用AI技術來提升晶片本身的性能

西門子數位化工業軟體發表新方案實現設計即正確的IC佈局 (2023.08.02)
西門子數位化工業軟體推出創新解決方案 Calibre DesignEnhancer，能幫助積體電路（IC）、自動佈局佈線（P&R）和全客製化設計團隊在 IC 設計和驗證過程中實現「Calibre 設計即正確」設計佈局修改，從而顯著提高生產力、提升設計品質並加快上市速度