CTIMES - Eda

西門子攜手日月光開發次世代高密度先進封裝設計方案 (2021.02.25)
西門子數位化工業軟體宣佈，將與日月光（ASE）合作新的設計驗證解決方案，協助共同客戶更易於建立和評估多樣複雜的整合IC封裝技術與高密度連結的設計，且能在執行實體設計之前和設計期間使用更具相容性與穩定性的實體設計驗證環境

推動電子元件資料數位化富比庫著眼台灣IC產業鏈 (2021.01.26)
為了推動電子產業上游的元件供應商也加入其電子設計服務平台，富比庫共同創辦人暨董事長黃以建特別自美返台，積極接洽台灣相關的元件供應商，力邀業者共創一個擁有完整電子零件數位資料的設計服務平台

AWS和Arm展示生產規模等級的雲端EDA (2020.12.13)
Amazon Web Services（AWS）日前宣佈，Arm將把AWS雲端服務運用到絕大部分電子設計自動化（EDA）工作負載。Arm使用基於AWS Graviton2處理器的執行個體（使用Arm Neoverse核心），將EDA工作負載遷移到AWS，引領半導體產業的轉型之路

Cadence GDDR6 IP產品獲台積電N6製程認證 (2020.10.12)
電子設計大廠益華電腦(Cadence Design Systems, Inc.)宣佈，其GDDR6 IP獲得台積電6奈米製程(N6)矽認證，可立即用於N6、N7與還有即將到來的N5製程技術。GDDR6 IP由Cadence PHY和控制器設計IP與驗證IP(VIP)所組成，目標針對超高頻寬的記憶體應用，包括超大型運算、汽車、5G通訊及消費性電子，特別有關於人工智慧／機器學習(AI／ML)晶片中的記憶體介面

Mentor EDA進一步支援三星Foundry 5/4奈米製程技術 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自訂和類比/混合訊號（AMS）電路驗證平台已通過三星Foundry的最新製程技術認證。客戶現在可以在三星的5/4奈米FinFET製程上使用這些產品，為其先進的IC設計tapeouts進行驗證和sign-off

EDA雲端化一舉解決IC設計痛點 (2020.07.03)
今年六月，EDA龍頭廠商Cadence和Synopsys更同時宣布與台積電、微軟策略合作，採用微軟Azure雲端平台以加速IC設計流程的合作計畫，顯見EDA已正式進入雲端化時代。

先進製程推升算力需求雲端EDA帶來靈活性與彈性 (2020.06.30)
次世代先進製程的晶片開發有很高的算力需求，因此企業開始採取具備彈性拓展與使用靈活性優勢的雲端解決方案。

Cadence與台積電、微軟合作以雲端運算縮減IC設計簽核時程 (2020.06.17)
益華電腦(Cadence Design Systems, Inc.)宣佈與台積電及微軟三方合作之成果。該合作的重點是利用雲端基礎架構來縮短半導體設計簽核時程。透過此合作，客戶將可藉由微軟 Azure上的Cadence CloudBurst平台，採用台積電技術的Cadence Tempus時序簽核解決方案及Quantus提取解決方案，獲得加速完成時序簽核的途徑

內外兼顧的EDA設計新思維 (2020.06.08)
許多的電子運算設備都已經導入了機器學習的能力。隨著AI應用規模不斷提高，EDA工具也將更為蓬勃發展。

Cadence數位與客製/類比EDA流程獲台積電N6及N5製程認證 (2020.06.08)
全球電子設計廠商益華電腦(Cadence Design Systems, Inc.)宣佈，為台積電N6及N5製程技術提供優化結果，增強其數位全流程及客製/類比工具套裝。Cadence工具套裝運用於台積電最新N6及N5製程技術，已通過台積電設計規則手冊(DRM)及SPICE模型認證

新型態競爭風雲起 EDA啟動AI晶片新戰場 (2020.06.05)
AI將引導全世界走向工業革命以來，相關廠商必須快速將運算晶片上市，來處理AI架構的全新挑戰，需求驅使EDA工具日新月異。

Cadence為Arm CPU行動裝置開發強化數位流程及驗證套件 (2020.06.02)
電子設計商益華電腦(Cadence Design Systems, Inc.)宣布擴大與Arm的長期合作關係，強化以Arm Cortex- A78和Cortex-X1 CPU為設計基礎的行動裝置開發。為了推動Cortex-A78和Cortex-X1的採用，Cadence提供了全面的數位化全流程快速採用套件（RAK），幫助客戶在功耗、性能和面積（PPA）上進行最佳化，並提高整體設計生產力

Cadence：透過內外兼具的EDA佈局加速設計流程 (2020.05.26)
一般來說，AI對於EDA工具的影響，多半需要考量兩個部分。EDA工具通常面臨著解決許多難以解決的挑戰，這些挑戰需要利用更先進的方法來加以管理。例如，在佈局和設計路線流程的早期，就先評估大型數位化設計的線路擁擠或可能的錯誤

Cadence發表iSpatial技術與新數位流程提升晶片PPA目標 (2020.04.23)
為因應更趨複雜的晶片設計與先進製程需求，電子設計自動化（EDA）方案供應商益華電腦（Cadence Design Systems）宣布，推出全新的數位全流程，結合新推出的iSpatial技術與機器學習（ML）功能，能大幅縮短整體晶片開發的時間，同時更進一步提升晶片本身的PPA（效能、電耗、面積）結果

Cadence優化數位全流程提供達3倍的生產力並提升結果品質 (2020.03.18)
益華電腦(Cadence Design Systems)宣布，推出全新的數位全流程，該流程經數百個先進製程設計定案所驗證，可進一步優化包括汽車、行動、網路、高效能運算及人工智慧（AI）等各種應用領域的功耗、效能及面積（PPA）結果．該流程具有包括統一佈局、物理優化引擎以及機器學習（ML）能力等多種業界領先的特色

Digi-Key於2020 Embedded World展協助企業加速創新 (2020.01.14)
全球電子元件經銷商Digi-Key Electronics在2020年Embedded World展覽中（攤位：4A-633）協助企業加速創新。 Digi-Key表示，很高興於2020年再次參與Embedded World展覽，此嵌入式系統技術大展將於2月25日至27日在德國紐倫堡舉辦

EDA跨入雲端環境新時代 (2019.09.11)
全球主要EDA供應業者，已經開始將一部分的IC設計工具，透過提供雲端設計或驗證的功能。並且未來可能針對各種不同領域或產業、製品技術等，都能夠透過雲端來完成所需要的

人工智慧正在改變EDA的設計流程 (2019.09.10)
EDA讓電子設計有了飛躍式的成長；如今，人工智慧正站在EDA成功的基礎上，正逐漸重塑了EDA設計的風貌。

機器學習實現AI與EDA的完美匹配 (2019.09.10)
多年來，AI與EDA如何完美匹配，一直被工程人員討論著。實際上，人工智能已經開始逐漸在EDA領域發揮作用。不久之後，AI將可望在EDA領域找到一席之地。

強調系統導向 Mentor技術論壇推IC設計新思維 (2019.09.03)
Mentor今日在新竹舉辦2019年年度技術論壇。在AI與5G等大趨勢的推動下，今年的論壇定調在系統導向的IC設計，著重由系統端需求所發起的晶片設計發展，尤其是特定應用（domain-specific）優化為目標的晶片設計