 |
生態系統建立很簡單？ 徐季平：其實，不容易 (2013.07.19)
近年來，EDA（電子設計動化）大廠Cadence與晶圓代工龍頭台積電及處理器IP龍頭ARM在先進製程上屢有斬獲，從28奈米、20奈米再到16奈米FinFET製程，Cadence都有相當不錯的成績，而Cadence所倚靠的，就是透過與領導業者們的合作，來形成完整的生態系統，以達到共存共榮的境界 |
|
張志銘：量測儀器彈性化 一步一腳印 (2013.06.22)
由於今日的設計變化又快又大，市場對量測儀器也出現彈性化客製功能的期許。安捷倫董事長暨電子量測事業群總經理張志銘接受CTIMES專訪表示，市場對PXI這類模組化儀器的需求確實不小，因為這類儀器能因應量測功能需求而客製化，擁有更高的彈性和擴充性 |
 |
Cadence：與合作夥伴之間的「信任度」得來不易 (2013.06.19)
沒有任何公司可以獨自實現16/14nm FinFET設計，
必須仰賴協作式的生態系統，由EDA商、IP商、晶圓廠商，
一起迎向FinFET設計與製造挑戰。 |
|
EDA成長可期 Plunify首推設計雲端化 (2012.12.24)
全球EDA市場需求一路走高，各家客戶對於EDA需求越來越多樣化、全面化，各項EDA技術將會不斷推陳出新。看好這項趨勢，一家專門針對半導體晶片設計提供雲端平台的新創公司－Plunify，推出讓晶片設計工程師隨選式的運算資源、FPGA與EDA軟體工具以及IP模組，並聲稱能夠降低不少IC偵錯時間，希望能夠加速各大IC廠商晶片設計作業 |
|
新思併思源 台IC廠失去EDA議價籌碼 (2012.08.06)
台灣最大的EDA公司，也是全球第五大的EDA公司思源科技，上週五盤後宣佈被新思(Synopsys) 以每股57元收購100%股份。消息傳出，今(8/6)日一開盤股價即跳空漲停，漲停價48.8元，同時突破今年新高，並創下近4年多來新高價 |
|
Cadence 3D電路技術獲台積電EDA合作夥伴獎 (2011.12.04)
Cadence Design於日前宣布，該公司憑借3D集成電路技術而榮膺台積電頒發的台積電電子設計自動化合作夥伴獎。
隨著電子產業進入可攜式設備新紀元，3D集成電路技術將推動集成電路和封裝技術發展，進一步提高集成電路的性能並降低集成電路的功耗、尺寸和重量 |
|
走出一條IC設計的坦途 (2011.09.27)
半導體產業的源頭，就從IC設計開始。而隨著技術的進展，半導體製程早已悄悄從0.18微米、0.13微米，悄悄邁入65奈米、45奈米，甚至更先進製程的世代。而IC設計產業所關注的重心，也已經逐漸從早期微米時代的晶片尺寸問題，轉移至時間與速度等議題上 |
|
新思20週年慶：樂觀看待台灣半導體產業 (2011.06.15)
為慶祝台灣新思科技（Synopsys）成立二十周年慶，該公司的全球總裁暨營運長陳志寬近期訪台並於今（15）日記者會中，針對目前產業發展的議題提供一些經驗及看法。
陳志寬表示，台灣由於半導體整體產業的基礎深厚，以及具備有完整的產業供應鍵的優勢，在成本管理績效較佳，因此也較能針對市場需求具有高彈性及快速的反應 |
 |
思源驗證新產品 加速 FPGA 原型板驗證作業 (2011.06.01)
思源科技 （SpringSoft）於日前宣佈，發表ProtoLink Probe Visualizer，這款產品可提升設計能見度，同時簡化 FPGA 原型板的偵錯作業。新推出的 Probe Visualizer 採用創新的專利互連技術與軟體自動增強功能，搭配Verdi HDL 偵錯平台，將可縮短現有或客製化設計原型板的驗證時程，還可提高FPGA 原型板的投資報酬率而將其運用在SoC設計的早期檢驗階段 |
|
大陸芯原公司全面採用思源科技VERDI偵錯系統 (2011.04.28)
思源科技（SpringSoft）於日前宣布， ASIC設計與半導體IP供應商芯原公司（VeriSilicon Holdings ）已採用Verdi自動化偵錯系統作為標準的偵錯平台。該軟體現已全面部署至VeriSilicon全球研發部門，大幅縮短偵錯時間並加速先進技術製程中的複雜數位IC與系統晶片設計 |
|
協助IC設計製程 筑波引進AWR熱分析EDA工具 (2011.04.26)
AWR日前與CapeSym簽署一項協議，指定AWR為CapeSym在MMIC上用的SYMMIC熱分析套件軟體的全球和獨家經銷商。CapeSym會以AWR Connected for CapeSym SYMMIC的產品名稱在市場上銷售，該產品提供高功率RF，可讓設計人員在搭配AWR Microwave Office軟體做MMIC設計時進行thermal analysis |
|
Docea：冷靜省電從心做起的EDA (2011.04.15)
隨著電子裝置的輕薄短小設計越來越普遍，業界在開發產品時不僅要從機構設計、元件位置分布等方面下手，還要從散熱系統、電源節能等方面努力。然而，若能從元件本身的矽智財（IP）打好基礎，或許將可在產品設計上省下許多工夫 |
|
思源科技強化其先進設計輸入系統 (2011.03.23)
思源科技於日前宣布，該公司最新版Laker先進設計平台設計輸入工具，已開始支援OpenAccess(OA)，並以其標準為基礎提供完整的一貫式客製化IC佈局流程。最新版軟體也包括許多強化設計輸入、分析與導航生產力的功能與改善 |
|
思源與南韓晶圓廠共同發表一系列製程設計套件 (2011.03.10)
思源科技（SpringSoft）於日前宣佈，將與南韓晶圓廠Dongbu HiTek共同開發一系列製程設計套件(PDKs)。此外，兩家公司也共同發表Dongbu HiTek 0.18微米BCDMOS晶圓製程專屬的思源科技Laker PDK，未來一年內將會陸續發表更多PDKs |
|
富士通半導體採用思源的CERTITUDE功能驗證系統 (2011.01.14)
思源科技（Springsoft）於日前宣布，Certitude功能驗證系統已獲富士通半導體選用。Certitude軟體將協助該公司汽車事業部的設計工程師，能夠提高驗證環境與智慧財產(IP)設計元件的品質，這是開發各種汽車電子應用所需微控制器(MCU)解決方案的關鍵 |
|
新思設計工具協助創意電子試產一次搞定 (2010.08.30)
新思科技（Synopsys）於日前宣布，利用新思科技完整的DesignWare SATA IP 解決方案，包含控制器、實體層以及驗證IP，使創意電子之GP5080 固態硬碟系統單晶片達成一次就試產成功之成果 |
|
華邦電子採用思源科技LAKER佈局與繞線系統 (2010.08.25)
思源科技（SpringSoft）於昨日（8/25）宣布， 華邦電子（Winbond）已採用了Laker佈局系統與Laker數位繞線解決方案。由於部署Laker佈局工具與設計流程，華邦電子縮短了新記憶體設計的開發時間達70%，這些設計的應用範圍涵蓋SDR、低功耗DDR與行動電話用RAM等各種行動記憶體 |
|
思源科技LAKER系統支援日本STARC 90nm iPDK (2010.08.15)
思源科技（SpringSoft）於日前宣佈，率先運用其Laker佈局系統完成日本半導體技術學術研究中心的90nm混合訊號參考的iPDK驗證。這項驗證證明了STARCAD – AMS設計流程之間的相互操作性，確保符合IPL規範的OpenAccess工具之間的一致結果 |
|
馬兒好又不吃草 EDA工具加速不必犧牲性能 (2010.07.15)
消費性電子平均售價逐步降低的今日，半導體廠商的利潤空間顯得越來越難以掌握。根據IC insights於今年四月發布的統計數字，2008年以後，半導體商的市場雖仍在成長，但GDP下降的趨勢卻沒有減緩 |
|
電子高峰會：降低功耗雜訊 EDA和ASIC有妙方 (2010.05.05)
當晶片設計從45奈米進入28/22奈米階段，無論是晶片設計前端或後端，降低功耗和雜訊的重要性，更加被ASIC和EDA廠商所重視。以往晶片封裝等級的電源整合設計還是不夠，現在從系統級晶片設計一開始，就要提供降低雜訊的解決方案，進一步全面關照電源、傳輸速度、電磁干擾以及散熱等晶片設計內容 |
