 |
以设计师为中心的除错解决方案可缩短验证时间 (2022.07.28)
「设计错误」常被认为是造成 ASIC 和 FPGA 重新设计的主要原因之一。而在这些错误当中，有许多类型都可以很容易由「以设计师为中心」的解决方案所捕捉，修正或除错，进而缩短验证时间 |
|
自动化跨时域验证方案（下） (2006.06.02)
就功能验证的角度而言，跨时域（CDC）的问题令人困扰，随着今日系统设计的复杂化，频率的数目也跟着增加，因此如何完整的验证CDC的问题就显得格外重要。本文针对亚稳态的因果关系将提出一个实际并经验证的案例来说明，如何利用CDC解决方案、以工程方法学的方式整合先进的验证引擎，以确保CDC的问题在设计时间已妥善处理 |
|
自动化跨时域验证方案（下） (2006.05.02)
就功能验证的角度而言，跨时域（CDC）的问题令人困扰，随着今日系统设计的复杂化，时脉的数目也跟着增加，因此如何完整的验证CDC的问题就显得格外重要。本文针对亚稳态的因果关系将提出一个实际并经验证的案例来说明，如何利用CDC解决方案、以工程方法学的方式整合先进的验证引擎，以确保CDC的问题在设计阶段已妥善处理 |
