浏览人次：【3622】
| 開始時間﹕ |
六月二十七日(二) 18:30 |
結束時間﹕ |
八月三日(四) 21:30 |
| 主办单位﹕ |
經濟部工業局 |
| 活動地點﹕ |
交通大学(光复校区)工程四馆 |
| 联 络 人 ﹕ |
陳秋雲 |
联络电话﹕ |
03-5731744~5 |
| 報名網頁﹕ |
|
| 相关网址﹕ |
|
希望学员经过本课程的学习训练后，可显著提升其SoC设计之实作能力及产品质量，以从容解决SoC设计中种种的技术难关。学员需已了解基本的 Verilog 或 VHDL 硬件描述语言。 课程大纲: 1. Introduction to SoC and Reusable IP 2. SoC Design Process 3. Reusable and Verifiable IP Authoring – Skills and Practices 4. IP Verification 5. Assertion-Based Verification (ABV) 6. IP Hardening 7. IP-Based SoC Integration 8. SoC Verification 9. SoC Integration – On-Chip Bus (OCB) and AMBA 上课时间:每周二及周四18：30～21：30（7/24、7/26不上课）
|
