![](/icon/objclass/news_icon.gif) |
ADI Fusiv技术与ADSL2+汇整平台获Netopia采用 (2005.09.09) 高效能信号处理应用半导体领导厂商美商亚德诺公司(Analog Devices;ADI)与宽带网关及服务提供软件市场领导厂商Netopia公司(简称NTPA)共同宣布, Netopia已经采用ADI的Fusiv网络处理器和新的ADSL2+汇整参考平台做为Netopia的MiAVo汇整ADSL2+网关的基础 |
![](/icon/objclass/news_icon.gif) |
迈吉伦引进法国Temento Systems之侦错技术 (2005.09.07) 迈吉伦科技(Magellan Discovery Corporation)引进一专注于研发电子设计技术,及自动测试除错解决方案之法国Temento Systems之Dialite调试程序进入亚洲市场。
根据Temento Systems宣布已成为Synopsys in-Sync Program之一员, 增进改善Synopsys Design Compiler FPGA (DC FPGA) Synthesis软件与DiaLite On-Chip Instrumentation及调试程序之间设计流程 |
![](/icon/objclass/news_icon.gif) |
明导国际Calibre套件 协助设计人员工作执行 (2005.08.31) 明导国际(Mentor Graphics)日前宣布已将Calibre实体验证与寄生参数摘取工具整合至Cadence设计输入环境。随着Calibre Extracted View加入Calibre Interactive,模拟以及模拟/混合讯号芯片设计人员现在就能执行后布局分析和仿真,以便建立精确的奈米芯片模型 |
![](/icon/objclass/product_icon.gif) |
ST新款参考设计平台 简化电子电源仪表设计 (2005.08.23) 半导体供货商ST,日前针对电子电源仪表发布了一款参考设计平台。由于电子能源仪表具备多功能、低成本特性,能让仪表制造商设计出许多传统机械式仪表无法实现的功能,因此逐渐在住宅、商业与工业应用中取代传统的机电式仪表 |
![](/icon/objclass/event_icon.gif) |
年度EDA技术论坛 (2005.08.11)
|
![](/icon/objclass/event_icon.gif) |
第十三届EDA及测试研讨会暨展览会 (2005.07.04) 台湾是全球最重要的IC设计重镇之一,为持续保持产业的优势地位,台湾的设计工程 师必须持续提升其IP开发能力,并与晶圆代工厂建立紧密的合作关系。
自1993年以来,台湾的IC产业都会聚集在EDA及测试研讨会暨展览会 (EDA&T),了解EDA与测试产业最新的开发动态 |
![](/icon/objclass/event_icon.gif) |
第五届嵌入式系统研讨会暨展览会 (2005.07.04) 嵌入式系统研讨会暨展览会(ESC-Taiwan),英文名称之前为ESC-Asia,是为嵌入式系统开发商而设的全球最具规模的嵌入式技术盛会系列之一。
15年来,这展览会协助了美国、欧洲和亚洲的工程师提高他们的技术水平 |
![](/icon/objclass/event_icon.gif) |
迈吉伦科技FPGA原型验证先进技术研讨会 (2005.06.22)
|
![](/icon/objclass/article_icon.gif) |
推动SaC的ESL工具发展现况 (2005.06.01) 使用ESL的设计方式,是近几年EDA工具开发者一个开发工具的重点方向,当半导体制程推进至奈米等级,嵌入式处理器的应用就相对增多,而嵌入式处理器的应用也会日趋复杂,本文介绍了主要的EDA大厂Synopsys、Cadence、Mentor Graphics于此方面的产品发展 |
![](/icon/objclass/article_icon.gif) |
DFT让SoC“健康检查”更有效率 (2005.05.05) 当IC逐渐演化成内部电路错综复杂的SoC,以往单纯的测试程序也跟着高难度了起来;为了提高这道SoC“健康检查”程序的效率,在前段IC设计中采用可测试性设计(Design for Test ;DFT)技术,成为市场接受度越来越高的解决方案 |
![](/icon/objclass/article_icon.gif) |
提高IC测试质量的设计策略 (2005.05.05) 奈米制程让IC测试质量面临许多新挑战,本文将介绍各种可用以提高测试质量的可测试设计策略;例如利用可准确产生频率周期之PLL来进行实速测试,以及全速式内存内建自我测试等 |
![](/icon/objclass/news_icon.gif) |
Synopsys发表Galaxy IC Compiler设计解决方案 (2005.03.16) 电子设计自动化(EDA)工具大厂新思科技(Synopsys)15日宣布推出新一代实体设计解决方案Galaxy IC Compiler。除在台北举行全球同步的发表会,并与工研院系统芯片技术中心(STC)签订90奈米芯片研发合作备忘录 |
![](/icon/objclass/news_icon.gif) |
钛思科技将于2月24日开始巡回设计研讨会 (2005.01.31) 钛思科技,自2005年1月起,特别引进当前全球顶尖且最具盛名之高频电子设计自动化软件(EDA)的领导厂商,AWR(Applied Wave Research, Inc.)的所有解决方案,希望让整合IC、多芯片模块(multi-chip modules)及印刷电路板(PCB)的physical实现与设计 |
![](/icon/objclass/news_icon.gif) |
Xilinx Programmable World 2004技术论坛即将开锣 (2004.10.13) Xilinx(美商智霖)宣布将于亚太区举办「Programmable World 2004」技术论坛,将介绍多个在可编程系统设计新纪元里扮演关键角色的新产品。「Programmable World 2004」技术论坛从11月9日到18日止 |
![](/icon/objclass/news_icon.gif) |
EDA大厂Synopsys宣布在台成立研发中心 (2004.09.22) 国际EDA大厂美商新思科技(Synopsys)宣布在台成立研发中心,该公司预计在三年内投资新台币8亿元,并将研发设计人员由现有的48人扩增至100人。新思台湾区总经理叶瑞斌指出,与其他国家相较,台湾因半导体产业基础而有相当的竞争优势,对该公司产品具加值效果,加上IC设计人力素质高,因此决定在台湾成立研发中心 |
![](/icon/objclass/news_icon.gif) |
IEEE为统一新EDA语言 成立专门工作组 (2004.07.22) IEEE日前宣布,爲了统一目前正在开发Verilog-HDL(IEEE 1364)下一版本的2项活动、即“IEEE 1364升级版(IEEE P1364)”与“SystemVerilog(IEEE P1800)”,已在IEEE标准委员会(IEEE-SA)Corporate Initiative中成立了专门工作组 |
![](/icon/objclass/news_icon.gif) |
Cadence推出Allegro Design Workbench新软件套件 (2004.07.07) 益华计算机发表Cadence Allegro新产品系列Allegro Design Workbench软件套件,这项系统整合设计平台运用了MatrixOne的产品生命周期管理技术,可以提升工程生产力达百分之五十。藉由Cadence益华计算机与MatrixOne联盟,整个设计链中的设计工程师们均可运用Allegro Design Workbench整合技术 |
![](/icon/objclass/article_icon.gif) |
新世代EDA工具挑战混合讯号设计 (2004.07.01) 许多数位通讯系统,同时包含了紧密整合的射频(RF),类比/混合信号和数位讯号处理(DSP)功能,而这些功能因为含有射频载波,使得不易使用传统的暂态模拟。本文的目的是提供可解决以上问题的EDA工具ADVance MS RF(简称ADMS)之介绍,并且使用范例来说明此一工具在性能和实用性上所带来的好处 |
![](/icon/objclass/product_icon.gif) |
Mentor 推出Catapult C Synthesis算法合成工具 (2004.06.26) Mentor Graphics推出Catapult C Synthesis,能利用无时间性C++语言 (untimed C++) 产生高质量缓存器转移层级 (RTL) 描述的算法合成工具,速度最快可达到传统人工方式的20倍。有了Catapult C Synthesis,设计人员就能大幅减少RTL的实作时间,改善设计流程的可靠性,同时将硬件缩小 |
![](/icon/objclass/news_icon.gif) |
日本TOOL公司率先支持光罩设计新格式OASIS (2004.06.16) 在日本举办的设计自动化会议(Design Automation Conference,DAC)上,日本TOOL公司率先推出支持光罩设计数据新格式OASIS(Open Artwork System Interchange Standard)的浏览器产品 - LAVIS |