 |
莱迪思FPGA助力联想新一代网路边缘AI体验 (2022.01.06)
莱迪思半导体宣布其CrossLink-NX FPGA和专为AI优化的软体解决方案，将用于联想最新的ThinkPad X1系列笔记型电脑中。全新的联想ThinkPad产品系列采用莱迪思充分整合的客户端硬体和软体解决方案，能够在不损失效能或电池使用时间的情况下提供优化的使用者体验，包括沉浸式互动、更好的隐私保护和更高效的协作 |
|
安森美半导体与Pinnacle Imaging Systems合作推出全新HDR监控方案 (2018.11.07)
安森美半导体与HDR影像讯号处理器（ISP）和HDR影片方案开发商Pinnacle Imaging Systems，联合推出全新、更低成本的HDR影片监控方案，能捕捉高对比度场景（120 dB），并具备1080p的解析度和每秒30帧的输出 |
 |
運動控制同步更精準 (2016.04.29)
工業物聯網中，底層設備的感測、中層網路架構的傳輸穩定、後層管理分析平台的建置，三者同等重要，在中層路架構中，工業乙太網路近來技術逐漸成熟，包括運動控制在內的自動化設備，都已開始大量導入 |
|
美高森美与New Wave DV合作开发网路硬体和光纤通道IP核心 (2014.12.23)
新型安全性四埠网络 PMC/XMC卡和光纤信道IP核心结合SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件，可加快广泛应用的开发周期
美高森美公司（Microsemi）与New Wave Design & Verification（New Wave DV）合作为乙太网和光纤通道解决方案开发创新网路产品和IP核心 |
|
Altera量产低功耗28 nm FPGA 降低PCIe Gen2系统整体成本 (2013.04.10)
Altera公司今天宣布，其28 nm Cyclone V GT FPGA全面通过了PCI Expres2.0规范的兼容性测试。Cyclone V GT FPGA目前已经量产，是业界第一款实现了5 Gbps数据速率，并支持PCIe 2.0互操作性的低成本、低功率消耗FPGA |
|
台积电：高效能行动GPU成先进制程推力 (2013.03.26)
随着GPU日益成为影响下一代SoC面积、功率和效能的重要关键，以及设计人员可采用的先进硅晶制程选项越来越复杂，因此必须为设计流程和单元库进行优化调校，才能使设计团队在日趋缩短的时程内达成最佳的效能、功耗和芯片面积目标 |
|
Cadence 宣布收购IP商 Tensilica (2013.03.13)
电子业又有一起并购案，EDA大厂Cadence昨(3/12)宣布，，以约3亿8千万美元的现金收购IP供货商Tensilica达成了一项最终协议。Cadence表示，Tensilica在行动无线、网络基础设施、汽车讯息娱乐和家庭应用等各方面，提供了针对优化嵌入式数据和讯号处理的可配置数据平面处理单元，这些技术将进一步扩展Cadence的IP产品组合 |
 |
Altera Quartus II软件12.1版加速系统开发 (2012.11.21)
Altera公司昨日宣布，推出Quartus II软件12.1版——这一套最新版软件透过继续简化硬件开发工作，来强化Quartus II软件的高阶设计环境，因此用户可以从Altera组件广泛的先进功能中获得效益 |
|
赛灵思加速研发可信任系统 (2012.11.20)
赛灵思(Xilinx) 日前宣布推出多款解决方案，进一步扩展Zynq-7000 All Programmable SoC在信任系统中的应用，满足系统对于安全性与可靠性的严苛要求。研发业者现在可取得关键的硬件与软件技术，包括芯片内建解密、认证、ARM TrustZone架构、商用与开放原始码hypervisor虚拟环境管理软件、IP核心、以及开发板等资源 |
|
Altera最新IP核心产品，降低高性能40GbE/100GbE设计的复杂度 (2012.07.17)
Altera日前宣布，推出40-Gbps以太网络（40GbE）和100-Gbps以太网络硅智财核心产品。这些核心能够高效率的建构需要大传输量标准以太网络连接的系统。媒体访问控制和实体编码子层以及实体媒体附加子层IP核心符合IEEE 802.3ba-2010标准要求，降低了用户在Altera 28-nm Stratix V FPGA和40-nm Stratix IV FPGA中整合40GbE和100GbE连接的设计复杂度 |
|
赛灵思推出PCI Express 3.0标准整合式模块解决方案 (2012.07.05)
赛灵思(Xilinx)日前宣布针对采用Virtex-7现场可编程逻辑门阵列整合式模块的设计推出全新解决方案；这款整合式模块可支持PCI Express 3.0 x8规格与DDR3外接式内存，为开发人员提供可立即着手设计支持PCI Express 3.0 相关设计所需之建置模块 |
|
Altera的Quartus II软件编译时间缩短了4倍；扩展支持28-nm FPGA (2012.06.13)
Altera日前发布业界成熟可靠的最新版Quartus II开发软件，这是一套对于FPGA设计，性能和效能在业界首屈一指的软件。Quartus II软件12.0版进一步提高用户的效能和性能优势，例如，对于高性能28-nm设计，编译时间缩短了4倍 |
|
Xilinx推出Vivado设计套件 (2012.05.02)
美商赛灵思(Xilinx)日前发表Vivado 设计套件，这款以IP与系统为中心的全新设计环境，可为未来十年的“All Programmable”组件大大提升设计生产力。
Vivado设计套件不仅大幅加快可编程逻辑与IO的设计，并加速可编程系统整合和采用3D堆栈式硅晶互连技术的组件、ARM处理系统、模拟混合讯号与大部分IP核心之建置 |
|
Altera携手Eutecus 打造低成本FPGA视讯分析 (2012.04.17)
现今市场对于视讯分析要求越来越多，包括环境变化、规则增加、实时性的通报等，DSP已无法负荷太过复杂的演算。Altera今(17)日发布了采用FPGA架构的视讯分析解决方案，可同时分析四路D1 480/30fps(每秒帧数) |
|
Xilinx推出首款锁定28奈米7系列FPGA平台方案 (2012.02.06)
美商赛灵思（Xilinx）近日宣布，推出首款锁定28奈米7系列现场可编程逻辑门阵列（FPGA）的目标设计平台方案，协助客户加速其系统开发与整合作业。这款针对FPGA系统设计和整合的全新方案提供业者最完整的开发工具包 |
|
CEVA DSP经认证可用于多码串流译码器内核 (2011.12.13)
CEVA日前宣布，CEVA-TeakLite-III DSP成为通过Dolby认证且可应用于MS11多码串流译码器的IP内核。MS11多码串流译码器是最新的Dolby音频技术，能够在家庭娱乐产品中实现全球的多格式内容播放 |
 |
高级加密标准 / Rijndael算法 IP 内核-高级加密标准 / Rijndael算法 IP 内核 1.1 (2011.06.03)
高级加密标准 / Rijndael算法 IP 内核 |
|
设计，实施和评价一个 MIPS IP 核心的 Altera SOPC 设立者-设计，实施和评价一个 MIPS IP 核心的 Altera SOPC 设立者 (2011.06.02)
设计，实施和评价一个 MIPS IP 核心的 Altera SOPC 设立者 |
|
莱迪思新款PLD 小兵立大功 (2011.05.10)
可编程逻辑元件的市场机会正在不断浮出水面！有鉴于ASIC在出厂前决定内部的电路，出厂后就无法改变；不断精进的半导体制程对于晶片需求少量多样的业者来说，开发ASIC已经成为沉重的负担 |
|
XILINX针对广播电视业推新IP与特定设计平台方案 (2011.04.29)
美商赛灵思（Xilinx）于日前宣布，已在2011年美国广播电视设备大展（NAB）中展示其广播实时视讯引擎特定设计平台，并发表全新SMPTE2022 IP核心。该核心将可协助业者加速开发可处理高画质影片，并具备能以10 Gbps速度透过IP网络协议来传输影片 |
