 |
新思科技成功完成台积电7奈米FinFET制程IP组合投片 (2017.09.19)
新思科技今日宣布针对台积电7奈米制程技术，已成功完成DesignWare 基础及介面PHY IP组合的投片。与16FF+制程相比，台积电7奈米制程能让设计人员降低功耗达60%或提升35%的效能 |
|
芯原Vivante VIP8000神经网路处理器IP每秒可提供超过3 Tera MAC (2017.05.04)
晶片设计平台即服务（Silicon Platform as a Service，SiPaaS）供应商芯原公司推出一款电脑视觉和人工智慧应用的高度可扩展和可程式设计的处理器VIP8000。它每秒可提供超过3 Tera MAC，功耗效率高于1.5 GMAC /秒/毫瓦，为最小面积的采用16FF制程技术的处理器 |
|
Cadence获得台积公司7nm制程技术认证 (2017.04.06)
Cadence已就采用7nm制程节点的旗舰DDR4 PHY成功下线，并持续为台积公司7nm制程开发完整设计IP组合
益华电脑(Cadence)宣布与台积公司(TSMC)取得多项合作成果，进一步强化针对行动应用与高效能运算(HPC)平台上7nm FinFET设计创新 |
|
创意电子宣布LPDDR4 IP进度 重申致力研发DDR3/4 DIMM应用 (2016.03.18)
弹性客制化 IC及混合讯号 IP 厂商创意电子（GUC）新增两款16奈米制程IP：LPDDR3/4 PHY/Controller IP，分别采用台积电（TSMC）16FF+及16FFC制程。此外，公司也重申努力投入持续成长的 DIMM 市场，计画在今年完成 DIMM 最佳化 DDR3/4 PHY/Controller IP 设计定案 |
|
Xilinx高阶FinFET FPGA: 16奈米 Virtex UltraScale+元件出货 (2016.02.01)
美商赛灵思（Xilinx）宣布已将Virtex UltraScale+ FPGA供货给首家客户，此产品为采用台积公司16FF+制程的高阶FinFET FPGA。赛灵思积极接触超过百余家使用UltraScale+系列产品与设计工具的客户，并将元件和／或主机板出货给其中六十多家客户 |
|
Cadence数字与客制/模拟工具通过台积电10nm FinFET制程认证 (2015.04.13)
益华计算机（Cadence）的数字与客制/模拟工具软件已通过TSMC台积公司最新10奈米FinFET制程技术的设计参考手册（Design Rule Manual, DRM）与SPICE模型认证。
Cadence客制/模拟和数字设计实现与signoff工具已获台积电高效能参考设计认证，能够为客户提供在10nm FinFET制程上最快速的设计收敛 |
