![](/icon/objclass/news_icon.gif) |
Cadence:AI 驱动未来IC设计 人才与市场成关键 (2024.08.23) Cadence今日於新竹举行CadenceCONNECT Taiwan大会,会中邀请多位产业专家针对当前复杂电子设计提出解决方案与案例分享,特别是在AI技术当道的时代,如何利用AI技术来优化半导体的设计流程,进而提升整体的系统效能也成为今日的焦点 |
![](/icon/objclass/news_icon.gif) |
Cadence和NVIDIA合作生成式AI项目 加速应用创新 (2024.03.24) 益华电脑(Cadence Design Systems, Inc.)宣布.扩大与 NVIDIA 在 EDA、系统设计和分析、数位生物学(Digital Biology)和AI领域的多年合作,推出两种革命性解决方案,利用加速运算和生成式AI重塑未来设计 |
![](/icon/objclass/news_icon.gif) |
Cadence与Arm联手 推动汽车Chiplet生态系统 (2024.03.22) 益华电脑(Cadence Design Systems)宣布与 Arm 合作,提供基於小晶片的叁考设计和软体开发平台,以加速软体定义车辆 (SDV)的创新。 该汽车叁考设计最初用於先进驾驶辅助系统 (ADAS) 应用,定义了可扩展的小晶片架构和介面互通性,以促进全产业的合作并实现异质整合、扩展系统创新 |
![](/icon/objclass/news_icon.gif) |
Cadence收购BETA CAE 进军结构分析领域 (2024.03.17) 益华电脑(Cadence Design Systems, Inc.)日前宣布,已达成收购BETA CAE Systems International AG 的最终协议。BETA CAE Systems International AG 是一家领先的多领域工程模拟解决方案系统分析平台供应商 |
![](/icon/objclass/news_icon.gif) |
Cadence推出业界首款加速数位双生平台Millennium (2024.02.22) 益华电脑(Cadence Design Systems, Inc.)宣布,推出Cadence Millennium企业多物理场平台,这是业界首款用於多物理场系统设计和分析的硬体/软体(HW/ SW)加速数位双生解决方案。
Cadence瞄准了提高性能和效率可获得的巨大助益与商机,推出第一代Millennium M1 平台专注於加速高拟真运算流体动力学 (CFD)的模拟能力 |
![](/icon/objclass/news_icon.gif) |
Cadence推出全新Celsius Studio AI热管理平台 推进ECAD/MCAD整合 (2024.02.06) 益华电脑 (Cadence Design Systems, Inc.) 宣布,推出Cadence Celsius Studio,这是业界首款用於电子系统的完整 AI 散热设计和分析解决方案。除了 应用於PCB 和完整电子组件的电子散热设计,Celsius Studio 还可以解决 2.5D 和 3D-IC 以及 IC 封装的热分析和热应力问题 |
![](/icon/objclass/news_icon.gif) |
群联采Cadence Cerebrus AI驱动晶片最隹化工具 加速产品开发 (2024.01.31) 群联电子日前已成功采用Cadence Cerebrus智慧晶片设计工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS数位化全流程,优化其下一代12nm制程NAND储存控制晶片。Cadence Cerebrus为生成式AI技术驱动的解决方案,协助群联成功降低了 35%功耗及3%面积 |
![](/icon/objclass/news_icon.gif) |
Cadence推出业界首发4态模拟和混合讯号建模 加速SoC验证 (2024.01.22) 益华电脑 (Cadence Design Systems, Inc.)宣布,针对其旗舰产品Palladium Z2企业硬体模拟加速系统,推出可大幅提升模拟加速功能的新应用程式组合。这些专为特定领域规划的应用程式 |
![](/icon/objclass/news_icon.gif) |
创意采Cadence Integrity 3D-IC平台 实现3D FinFET 制程晶片设计 (2024.01.14) 益华电脑(Cadence)宣布,其Cadence Integrity 3D-IC 平台获创意电子采用,并已成功用於先进 FinFET 制程上实现复杂的 3D 堆叠晶片设计,并完成投片。
该设计采Cadence Integrity 3D-IC 平台,於覆晶接合(flip-chip)封装的晶圆堆叠 (WoW) 结构上实现Memory-on-Logic 三维芯片堆叠配置 |
![](/icon/objclass/news_icon.gif) |
Cadence AI驱动多物理场系统分析方案 助纬创资通加速产品开发 (2023.12.31) 益华电脑 (Cadence Design Systems, Inc.) 宣布,纬创资通采用了全新以AI驱动的电磁 (EM) 设计同步分析工作流程,包括Cadence Optimality智慧系统引擎与Cadence Clarity 3D 求解器,完成一项复杂的800G 网路交换器设计 |
![](/icon/objclass/news_icon.gif) |
修复高达95% Cadence推出生成式AI自动识别和解决EM-IR违规技术 (2023.11.16) 益华电脑(Cadence Design Systems, Inc.)宣布,推出新的 Cadence Voltus InsightAI,这是业界首款生成AI技术,可在设计过程早期自动识别 EM-IR 压降违规的根本原因,因而可以最有效率的选择并加以实现与修正来改善功率、效能和面积(PPA) |
![](/icon/objclass/news_icon.gif) |
瑞昱采用Cadence Tempus时序方案 完成N12制程晶片设计 (2023.11.08) 益华电脑(Cadence Design Systems, Inc.)宣布,全球顶尖的网路与多媒体晶片大厂瑞昱半导体成功使用Cadence Tempus时序解决方案,完成N12高效能CPU核心签核任务,同时大幅提升功耗、效能和面积 (PPA) |
![](/icon/objclass/news_icon.gif) |
Cadence举行2023台湾使用者年会 聚焦AI应用与3D-IC技术 (2023.08.31) 益华电脑(Cadence)今日在新竹举行CadenceLIVE Taiwan 2023使用者年度大会。在全球AI浪潮之下,今年Cadence持续聚焦AI技术与EDA工具的整合搭配上,除了协助工程师提高晶片设计的效率外,也运用AI技术来提升晶片本身的性能 |
![](/icon/objclass/news_icon.gif) |
Cadence欢厌35周年 加码台湾成立新竹创新研发中心 (2023.05.10) 益华电脑 (Cadence Design Systems, Inc.),今日举行新竹创新研发中心的揭牌仪式,同时也欢厌成立的35周年。活动现场邀请除了多位产官学人士与会共同见证,也宣示将深耕台湾的半导体产业,并为次世代的晶片设计技术奠基 |
![](/icon/objclass/news_icon.gif) |
Cadence推出Allegro X AI设计平台 缩短10倍PCB设计时间 (2023.04.13) 益华电脑 (Cadence Design Systems, Inc.) 宣布针,对新世代系统设计推出 Cadence Allegro X 人工智慧(AI) 技术。全新的AI技术不仅以Allegro X设计平台(Design Platform)为基础,也可透过Allegro X存取,与手动进行的电路板设计相较下,大幅为PCB设计节省时间,布局和绕线 (P&R) 的任务从几天缩短到数分钟,亦能产生同等或更高的设计成果 |
![](/icon/objclass/news_icon.gif) |
Renesas采用Cadence AI验证平台 加速汽车应用设计上市时间 (2023.03.13) 益华电脑(Cadence Design Systems, Inc.) 宣布,瑞萨电子已采用全新的 Cadence Verisium人工智慧 (AI)驱动的验证平台,实现高效的根本溯源分析调试,并显着提高了调试效率,缩短针对R-Car 汽车应用设计的上市时间 |
![](/icon/objclass/news_icon.gif) |
创意电子采用Cadence数位方案 完成首款台积电N3制程晶片 (2023.02.02) 益华电脑(Cadence Design Systems, Inc.) 宣布,创意电子采用Cadence数位解决方案成功完成先进的高效能运算(HPC)设计和CPU设计。其中,HPC设计采用了台积电先进的N3制程,运用Cadence Innovus设计实现系统,顺利完成首款具有高达350万个实例数(instance)、时脉频率高达3.16GHz的先进设计 |
![](/icon/objclass/news_icon.gif) |
联电与Cadence共同开发3D-IC混合键合叁考流程 (2023.02.01) 联华电子与益华电脑(Cadence)於今(1)日共同宣布以Cadence Integrity 3D-IC平台为核心的3D-IC叁考流程,已通过联电晶片堆叠技术认证,助力产业加快上市时间。
联电的混合键合解决方案可整合广泛、跨制程的技术,支援边缘人工智慧(AI)、影像处理和无线通讯等终端应用的开发 |
![](/icon/objclass/news_icon.gif) |
Cadence看好3D-IC大趋势 持续朝向系统自动化方案商前进 (2022.12.14) 益华电脑(Cadence Design Systems),日前在台北举行了媒体团访,由Cadence数位与签核事业群的滕晋厌(Chin-Chi Teng)博士与台湾区总经理Brian Sung亲自出席,除了分享Cadence在台湾的业务进展外,也针对未来的方案与市场布局做说明 |
![](/icon/objclass/news_icon.gif) |
Cadence与联电共同开发认证的毫米波叁考流程 (2022.11.30) 电子设计商益华电脑 (Cadence Design Systems, Inc.) 与联电今(30)日宣布,双方合作经认证的毫米波叁考流程,成功协助亚洲射频IP设计商聚睿电子(Gear Radio Electronics),在联电28HPC+ 制程技术以及Cadence射频(RF)解决方案的架构下,达成低噪音放大器 (LNA) IC一次完成矽晶设计(first-pass silicon success) 的成果 |