 |
中华精测揭露ESG永续报告最新成果 (2024.07.03)
中华精测科技今（3）日公布2024年6月份营收报告，单月合并营收达2.76亿元，较前一个月成长22.1％，较前一年同期成长2.5％ ; 第二季单季合并营收为7.23亿元，较前一季度成长7 |
|
imec推出基地站与手机ADC元件 推动超5G通讯发展 (2024.06.23)
於本周举行的IEEE国际超大型积体电路技术研讨会（VLSI Symposium）上，比利时微电子研究中心（imec）推出两款用於基地站与手机的先进类比数位转换器（ADC）。支援射频（RF）取样的基地站ADC在高达5GHz的多个频段运行，并结合高解析度与高线性度，功耗也很低 |
|
Littelfuse新款低侧栅极驱动器适用於SiC MOSFET和高功率IGBT (2024.06.13)
Littelfuse公司推出低侧SiC MOSFET和IGBT闸极驱动器IX4352NE，这款创新的驱动器专门设计用於驱动工业应用中的碳化矽（SiC）MOSFET和高功率绝缘栅双极电晶体（IGBT）。IX4352NE的主要优势在於其独立的9A拉/灌电流输出，支援量身定制的导通和关断时序，同时将开关损耗降至最低 |
 |
使用 P4 与 Vivado工具简化资料封包处理设计 (2024.05.27)
加快设计周期有助於产品更早上市。实现多个设计选项的反覆运算更为简便、快速。在创建 P4 之後可以获取有关设计的延迟和系统记忆体需求的详细资讯，有助於高层设计决策，例如装置选择 |
|
如何在AVR® MCU上选择计时器 (Timer) (2024.05.24)
阅读本文可以详细了解 AVR® 微控制器 (MCU) 上不同的计时器周边，以及如何为您的应用选择最隹的选项。
探索微控制器计时器的多样性
计时器是微控制器中常见的周边，每个计时器都有自己的优点和缺点 |
|
以GMSL取代GigE Vision的相机应用方案 (2024.02.27)
本文对两种技术的系统架构、关键特性和局限性进行了比较分析。这将有助於解释此两种技术的基本原理，并深入了解为什麽GMSL相机是GigE Vision相机的可行替代方案。 |
|
高速传输需求??升 PCIe讯号测试不妥协 (2024.02.26)
高速资料传输已成为资料中心、车辆系统、运算和储存的核心需求。
PCIe作为一种扩充汇流排和??槽介面标准，正引领着这个领域的发展。
在PCIe的开发过程，每个阶段都需要评估高速数位系统的讯号品质 |
|
数位电源控制好帮手：PowerSmart™ Development Suite 使开发过程更Smart (2024.02.24)
於当今日新月异的时代，数位化智能产品应用频繁出现在人们的生活周遭，其中智能与高效的数位电源更是重要的区块之一。然而，数位电源的开发需具备许多关键技术的开发能力 |
|
imec创新ADC架构 锁定高速有线传输应用 (2024.02.22)
於本周举行的2024年国际固态电路会议（ISSCC）上，比利时微电子研究中心（imec）发表了一套类比数位转换器（ADC）的突破性架构，为全新一代的类比数位转换器（ADC）奠定基础 |
|
群联采Cadence Cerebrus AI驱动晶片最隹化工具 加速产品开发 (2024.01.31)
群联电子日前已成功采用Cadence Cerebrus智慧晶片设计工具(Intelligent Chip Explorer)和完整的Cadence RTL-to-GDS数位化全流程，优化其下一代12nm制程NAND储存控制晶片。Cadence Cerebrus为生成式AI技术驱动的解决方案，协助群联成功降低了 35%功耗及3%面积 |
|
创意采Cadence Integrity 3D-IC平台 实现3D FinFET 制程晶片设计 (2024.01.14)
益华电脑（Cadence）宣布，其Cadence Integrity 3D-IC 平台获创意电子采用，并已成功用於先进 FinFET 制程上实现复杂的 3D 堆叠晶片设计，并完成投片。
该设计采Cadence Integrity 3D-IC 平台，於覆晶接合（flip-chip）封装的晶圆堆叠 (WoW) 结构上实现Memory-on-Logic 三维芯片堆叠配置 |
|
日本强震影响半导体业可控 惟曝露供应链风险 (2024.01.03)
刚度过2024年跨年假期，日本石川县便在元旦当天下午发生规模7.6强震，让台日半导体业者在假期不平静，包括矽晶圆、MLCC及多间半导体厂停工检查。依半导体供应链业者初步了解 |
|
Microchip同步架构解决方案 (2023.12.26)
第五代行动通讯系统（5th generation mobile networks）分别有两种网路布建架构，第一种为传统型All in one基地台架构模式，其架构是将CU/DU/RU执行在同一个单元上，其好处可以降低网路延迟，讯号处理隹且布建简单，缺点就是非传统电信业者跨入难度高 |
|
杰伦智能科技：企业透过AI增加营运韧性与成长力道已是不可逆趋势 (2023.12.04)
时序即将迈入 2024，企业透过 AI 来增加营运韧性与成长力道早已是不可逆的趋势。杰伦智能科技（Profet AI）举办Crossover Talks「AI智造新思路」并指出，企业要成功导入 AI，在规划时须以终为始，将目标紧密连结公司绩效，才能彰显价值；同时也不应让演算法成为瓶颈，应运用平台与工具来赋能人才，消弭资讯不对称，让 AI 成为管理的开端 |
|
为新一代永续应用设计马达编码器 (2023.11.27)
本文说明如何使编码器的解析度、精度和可重复性规格，与马达和机器人系统规格相互匹配，以及设备健康监测、边缘智慧、稳定可靠的检测和高速连接如何支援未来的编码器设计 |
|
汽车时脉和时序解决方案 (2023.11.24)
先进驾驶辅助系统ADAS（Advanced Driver Assistance Systems）的应用是现代化汽车不可或缺的一部分，不但可以用来避免事故，还配备了不同的安全功能。本篇文章将介绍汽车时脉和时序解决方案如何在这些系统中发挥作用 |
|
康隹特推出六款搭载第13代Intel Core处理器的电脑模组 (2023.11.21)
因应现今对嵌入式和边缘运算技术的需求提升，这六款产品设计可承受-40。C至+85。C的极端温度。德国康隹特推出六款搭载第13代Intel Core处理器的超坚固COM ExpressCompact电脑模组 |
|
修复高达95% Cadence推出生成式AI自动识别和解决EM-IR违规技术 (2023.11.16)
益华电脑(Cadence Design Systems, Inc.）宣布，推出新的 Cadence Voltus InsightAI，这是业界首款生成AI技术，可在设计过程早期自动识别 EM-IR 压降违规的根本原因，因而可以最有效率的选择并加以实现与修正来改善功率、效能和面积(PPA) |
|
瑞昱采用Cadence Tempus时序方案 完成N12制程晶片设计 (2023.11.08)
益华电脑(Cadence Design Systems, Inc.）宣布，全球顶尖的网路与多媒体晶片大厂瑞昱半导体成功使用Cadence Tempus时序解决方案，完成N12高效能CPU核心签核任务，同时大幅提升功耗、效能和面积 (PPA) |
|
西门子发布Tessent RTL Pro 加强可测试性设计能力 (2023.10.19)
西门子数位化工业软体近日发布 Tessent RTL Pro 创新软体解决方案，旨在帮助积体电路（IC）设计团队简化并加速下一代设计的关键可测试性设计（DFT）工作。
随着 IC 设计在尺寸和复杂性方面不断增长，工程师必须在设计早期阶段识别并解决可测试性问题 |
