 |
多样表单智慧整合CRM 无须IT秒速自建完成 (2023.09.26)
企业经营客户的过程中会产生各式表单，包含报价合约单、业务拜访纪录表、产品维修资料表、出差费用请款单等，经由Word、Excel的纸本管理，难以完整连结与不同客户的互动历程，常发生资料断层、统整不易的状况；如果还需要进行内部签核流程，甚至会影响决策时机 |
|
Cadence推出机器学习为基础的Cerebrus工具 提升10倍生产力 (2021.07.23)
Cadence Design Systems, Inc.(益华电脑)今天宣布推出 Cadence Cerebrus 智慧晶片设计工具 (Cadence Cerebrus Intelligent Chip Explorer)，这是一款以机器学习为技术基础所开发的新型工具，可实现数位晶片设计自动化和规模化，让客户能够更快速地达到客制化晶片设计的目标 |
|
Cadence与联电合作开发22ULP/ULL制程认证 加速5G与车用设计 (2021.07.13)
联华电子今日宣布，Cadence优化的数位全流程，已获得联华电子22 奈米超低功耗 (ULP) 与 22 奈米超低漏电 (ULL) 制程技术认证，以加速消费、5G 和汽车应用设计。该流程结合了用于超低功耗设计的领先设计实现和签核技术，协助共同客户完成高品质的设计并实现更快的晶片设计定案 (tapeout) 流程 |
|
创意电子部署]Cadence Clarity 3D求解器 加速系统分析快达5倍 (2021.04.29)
全球电子设计大厂益华电脑(Cadence Design Systems, Inc.)今天宣布，创意电子（Global Unichip Corporation；GUC）成功部署Cadence Clarity 3D求解器於模拟工作流程，完成具有数百条112G PAM4长距离（LR）通道的复杂网路交换机设计，将模拟效能提高5倍 |
|
Cadence数位设计流程助优化3nm设计 获颁台积电OIP客户首选奖 (2021.03.10)
电子设计商益华电脑(Cadence Design Systems, Inc.)宣布，Cadence以论文题目「台积电3奈米设计架构之优化数位设计、实现及签核流程」，荣获台积电开放创新平台(OIP)生态系统论坛颁发的客户首选奖(Customers' Choice Awards)．该论文由Cadence数位及签核事业部研发??总裁罗宇锋(Yufeng Luo)发表於2020年台积电北美OIP生态系统论坛 |
|
新思与台积电及微软合作 在云端环境提供可扩展时序签核流程 (2020.06.29)
新思科技(Synopsys)宣布与台积电(TSMC)和微软(Microsoft)合作完成用於云端环境、具备开创性与高度可扩展性的时序签核流程(timing signoff flow)。这项长达数个月、集合三方合作夥伴的大规模合作案，有效加速新一代系统单晶片(SoCs)的签核路径(path) |
|
震旦办公云发表新一代AI面试系统 抢进中大型企业市场 (2019.12.19)
人工智慧（AI）时代来临，越来越多企业采用人工智慧作为辅助经营。根据iThome2019年CIO大调查显示，2019年台湾企业AI采用率达到五成，每两家大型企业，就有一家导入AI技术，平均每家企业AI投资金额达616万元；提升效率、降低成本已是企业拥抱AI的最大成效 |
|
创意电子采用Cadence数位设计实现与签核流程 完成AI及HPC应用的先进制程设计 (2019.12.10)
益华电脑(Cadence Design Systems, Inc.)宣布，创意电子(GUC)已成功部署了Cadence数位设计实现平台与签核流程，并完成人工智慧（AI）及高效能运算（HPC）应用的先进制程（16、12及7奈米）设计 |
 |
明导为客制化IC设计提供立即签核验证功能 (2011.05.12)
明导国际（Mentor Graphics）近日正式推出新的Calibre RealTime平台，让设计在建立阶段即能实现具签核质量的实体验证。此新版软件可在SpringSoft Laker自定义IC设计和布局解决方案中，利用与Calibre平台相同的签核流程，提供立即的设计规则检查（DRC）功能 |
|
群环科技正式代理叡扬信息S.P.E.E.D.家族系列产品 (2001.02.27)
群环科技日前宣布正式代理叡扬信息S.P.E.E.D.家族系列产品，将触角延展至政府公文系统整合领域。
叡扬S.P.E.E.D.家族系列产品中目前有两大产品线：一为S.P.E.E.D.新世代文件管理系统，主要针对公家机关公文流程从公文制作、在线签核、流程控管、档案管理、在线调阅等，做一全方位文件管理；另一产品线为S |
