不论是设计ASIC或者仅是SIP，将设计好的电路在FPGA验证上验证是不可或缺的一环。

藉由电路实际在FPGA上运作，不但可以确保所设计的电路功能的正确性，同时也可缩短验证时程，进而加速上市时间 (Time to Market)。

本课程将教导学员如何将设计好的电路，用FPGA合成软件合成，并下载至FPGA中。再配合目前最先进的验证平台来输入测试数据并观察电路的运作结果，以达到验证电路之目的。

本课程搭配实作课程让学员充分了解FPGA验证之了解运用。