 |
科林研发推出先进逻辑元件用的介电质原子层蚀刻功能 (2016.09.07)
先进半导体设备制造商科林研发公司(Lam Research Corp.)宣布，已在其Flex介电质蚀刻系统中增加了原子层蚀刻(ALE)功能，以扩展ALE技术的产品组合。运用科林研发的先进混合模式脉冲 (AMMP)技术，新的ALE制程展现出原子级的控制能力，可克服逻辑元件微缩至10奈米以下时面对的重要挑战 |
|
Manz一站到位制程开创无限潜力 (2015.08.18)
随着市场对于高画质显示器的需求持续攀升，以及可挠式曲面面板也成为市场关注的焦点，Manz(亚智科技) 以不断创新的技术，如真空镀膜、化学湿制程及雷射技术，打造客制化且高效率的设备，Manz显示器事业群副总经理赵徐中表示，Manz提供一站到位的生产制造解决方案，以符合当前的市场和消费者需求 |
 |
硅光子与光链接应用优势探讨 (2009.09.25)
为了在指令周期上有所突破，近年来许多研究团队利用光链接系统来取代电链接系统，而将光学组件整合入集成电路中形成OEIC成为积体光学研究的主流。其中硅光子与光链接提供了较低成本的解决方法，也因此逐渐成为许多团队积极研究的一个主题 |
|
为何需要3D IC？ (2009.03.03)
三维晶片（3D IC）是利用晶片层的3D堆叠来减轻IC中拥挤的程度，同时能达到减小外观尺寸、提高速度、降低功耗等效能，并具备减低生产费用、改善可靠度和测试品质、提高资料安全性、提供异质整合等设计优势 |
|
利用低端栅极驱动器IC进行设计 (2008.09.04)
利用低端栅极驱动器IC可以简化开关电源转换器的设计，但这些IC必须正确运用才能充分发挥其潜力，以最大限度地减小电源尺寸和提高效率。本文阐释了利用这类器件进行设计时应注意的几个重要方面─即如何根据额定电流和功能来选择适当的驱动器；驱动器周围需要哪些补偿元件；以及如何确定热性能，包括损耗计算和结温估算 |
|
65到45：半导体制程微细化技术再突破 (2006.11.27)
当半导体微细化制程从65奈米迈向45奈米、甚至晶片结构体尺寸将朝向32或是22奈米之际，我们将会面临什么未知的物理性质变化？为了追寻更微小体积、切割更多晶片的商业成本效益 |
 |
NEC开发面向45nm工艺的Cu/Low-k布线技术 (2006.11.26)
NEC与NEC电子开发了45nm工艺的Cu/Low-k布线技术。该技术适用于由闸长30nm的MOSFET构成的环状振荡电路，并使用有效比介电常数（k值）为2.9的低介电（low-k）膜、数值孔径和布线间距为70nm/140nm的Cu二重大马士革（Cu Dual Damascene）工艺 |
|
TI 45奈米芯片制程让输出倍增，降低功耗电 (2006.11.26)
这种利用「湿式」微影制程的先进技术可将每片硅晶圆的芯片切割数目增加一倍，同时提高组件的处理效能并降低耗电。TI利用多种专属技术将其内含数百万晶体管的系统单芯片处理器带到更高的功能水平，不仅效能提升达3成，耗电更大幅减少4成 |
|
联电采用浸润式微影技术产出45奈米测试芯片 (2006.11.26)
联华电子（UMC）宣布成功产出位较0.25平方微米更小的45奈米SRAM芯片，该芯片采用联电独立发展的逻辑制程，在12层重要层中使用复杂的浸润式微影术，并且结合最新的尖端技术如超浅接点技术、迁移率提升技术以及超低介电值技术（k=2.5） |
|
半导体微影制程发展走向 (2006.11.26)
从波长、数值孔径、分辨率增强技术以及制程控制来看，干式光学微影设备的数值孔径技术推进到0.9便无法继续，湿浸式微影可以突破，但仍有几项关键因素待克服，如水中微泡的控制，其间形成的微气泡可能损及晶圆上的成像，因此如何在事先去除气体的纯水可能预防气泡生成是关键之一 |
|
光微影术 （Optical Lithography） (2006.11.25)
所谓的光微影术，简单的说就是希望将设计好的线路图形，完整且精确地复制到晶圆上。半导体厂首先需将设计好的图形制作成光罩（photo mask），应用光学成像的原理，将图形投影至晶圆上 |
|
65nm半导体工艺发展策略 (2006.11.25)
65nm工艺在性能上的提高会导致功耗明显增加，组件可能会消耗过高的功率。若不采用降低功耗的方法，由于静态功耗增加，65nm工艺的功耗将成为关键问题。漏电流是导致静态功耗增加的主要原因，漏电流包括65nm工艺上更薄的闸极氧化层隧道电流，以及亚阈值泄漏等 |
|
半导体料材技术动向及挑战 (2006.11.23)
半导体制造技术能否持续突破，材料一直扮演着重要的角色，从过去最早初的锗（Germanium；Ge），到之后普遍运用的硅（Silicon；Si），而近年来又有更多的新样与衍生，以下本文将针对此方面的新用材、新趋势发展，以及现有的技术难度等，进行一番讨论 |
|
利用四氟化碳电浆预处理改善高介电材料特性之制程 (2006.11.23)
此方法是利用四氟化碳电浆预处理改善高介电常数之绝缘层与硅晶圆接口之特性，我们可以发现使用此方法可以有效的降低闸极漏电流，再者此方法也可有效的增加氟原子含量，较多的氟原子含量可增加组件的可靠度，显示使用四氟化碳电浆预处理可有较好的崩溃电荷，意指能忍受较多次的操作，有较长时间的可靠度 |
|
太阳能电池发展状况 (2006.11.23)
多晶硅的硅原子堆积方式不只一种，它是由多种不同排列方向的单晶所组成。多晶硅是以熔融的硅铸造固化而成，因其制程简单，所以成本较低。目前由多晶硅所制作出的太阳电池产量，已经逐渐超越单晶硅的太阳电池 |
|
海力士成功量产High-k MIM 三星积极研发High-k 50制程技术 (2006.11.23)
除海力士和三星外，全球最大半导体业者英特尔（Intel）亦在三闸极晶体管（Tri-Gate Transistor）上，采High-k技术；High-k为具有绝缘体电磁特性的高介电率物质（以常数k表现），简单来说，High-k系指具有把电荷聚在一起能力的物质，k值越高，拦截半导体配线间漏损电流的能力越好 |
|
无线通信IC制程技术的发展现况与趋势探讨（上） (2006.11.23)
在产学界不断努力研发之下，目前已开发出可应用在无线通信IC的制程有：硅-双截子互补金氧半导体（Si Bipolar CMOS）、硅锗（SiGe）、砷化镓（GaAs）、以及其他仍在积极开发磷化铟或E-mode pHEMT等不同的制程 |
|
低介电常数绝缘介质的失效 (2006.11.23)
由于大部分经时击穿失效TDDB的分析数据表明失效发生在绝缘介质和顶部覆盖层的交接面上，因此SiCOH和顶部覆盖层的交接面是十分关键的。淀积顶部覆盖层工艺，淀积顶部覆盖层前的等离子体预处理工艺以及化学机械研磨（CMP）工艺，这些都会损伤SiCOH |
|
漏电流成为65奈米的头号难题 (2006.11.23)
由于制程变异问题恶化，可制造性设计（DFM）演变成一个更大的问题。而随着布线密度加大，讯号完整性问题变得更加明显。在制造性方面，分辨率强化技术（RET）在65nm变得更复杂，虽然90nm的一些问题在65nm更为恶化，但起码没出现新问题 |
|
多维空间晶粒堆栈世代正式来临！ (2005.05.05)
卢超群认为，晶粒堆栈技术将是半导体产业界未来数十年的大革新，这种趋势总称为异质性整合，让晶粒由原本的二度空间排列转而成为三度空间堆栈。而钰创这一小步也宣示了多维空间晶粒堆栈的大时代将正式来临 |
