 |
西门子提供EDA多项解决方案 通过台积电最新制程认证 (2023.05.10)
身为台积电的长期合作夥伴，西门子数位化工业软体日前在台积电2023 年北美技术研讨会上公布一系列最新认证，展现双方协力合作的关键成果，将进一步实现西门子EDA技术针对台积电最新制程的全面支援 |
|
西门子与联华电子合作开发3D IC hybrid-bonding流程 (2022.09.30)
西门子数位化工业软体近日与联华电子（UMC）合作，为联华电子的晶圆对晶圆堆叠（wafer-on-wafer）及晶片对晶圆堆叠（chip-on-wafer）技术提供新的多晶片 3D IC 规划、组装验证，以及寄生叁数萃取（PEX）工作流程 |
|
西门子多款IC设计解决方案获台积电最新技术认证 (2022.06.28)
西门子数位化工业软体近期在台积电2022技术论坛上宣布，旗下多款先进工具已获得台积电最新技术认证。
其中，西门子Aprisa数位实作解决方案获得台积电业界领先的N5与N4制程认证 |
|
Mentor通过台积电最新3奈米制程技术认证 (2020.09.11)
Mentor，a Siemens business近期宣布旗下多项产品线和工具已获得台积电（TSMC）最新的3奈米（N3）制程技术认证。
台积电设计建构管理处资深处长Suk Lee表示：「此次认证进一步突显了Mentor为双方共同客户以及台积电生态系统所创造的价值 |
|
Mentor EDA进一步支援三星Foundry 5/4奈米制程技术 (2020.08.22)
Mentor, a Siemens business旗下的Calibre nmPlatform和Analog FastSPICE（AFS）自订和类比/混合讯号（AMS）电路验证平台已通过三星Foundry的最新制程技术认证。客户现在可以在三星的5/4奈米FinFET制程上使用这些产品，为其先进的IC设计tapeouts进行验证和sign-off |
|
Mentor Calibre和Analog FastSPICE平台通过台积电最新制程技术认证 (2020.05.26)
Mentor，a Siemens business近期宣布，该公司的多项IC设计工具已获得台积电领先业界的N5和N6制程技术认证。此外，Mentor与台积电的合作关系已扩展到先进封装技术，可进一步利用Mentor Calibre平台的3DSTACK封装技术来支援台积电的先进封装平台 |
|
Mentor产品线通过联电新22奈米超低功耗制程技术认证 (2020.03.19)
Mentor, a Siemens Business近日宣布，Mentor的多条产品线，包括Calibre平台、Analog FastSPICE平台，以及Nitro-SoC数位设计平台，现已通过联华电子（UMC）的22uLP（超低功耗）制程技术认证 |
|
Mentor扩展可支援台积电5奈米FinFET与7奈米FinFET Plus 制程技术的解决方案 (2018.11.20)
Mentor今（20）天宣布其Mentor CalibreR nmPlatform 与Analog FastSPICE? (AFS?) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition? Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor扩展可支援台积电5/7奈米FinFET Plus 制程技术的解决方案 (2018.11.19)
Mentor今天宣布，该公司的Mentor Calibre nmPlatform 与Analog FastSPICE (AFS) 平台已通过台积电7奈米 FinFET Plus 与最新版本的5奈米FinFET制程认证。此外，Mentor 持续扩展Xpedition Package Designer 和Xpedition Substrate Integrator 产品的功能，以支援台积电的先进封装技术 |
|
Mentor强化支援台积电5nm、7nm制程及晶圆堆叠技术的工具组合 (2018.05.02)
Mentor宣布该公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多项工具已通过台积电(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus制程的认证，Mentor 亦宣布，已更新其 Calibre nmPlatform工具，可支援台积电的Wafer-on-Wafer (WoW)晶圆堆叠技术，这些 Mentor工具以及台积电的新制程将能协助双方共同客户更快地为高成长市场实现矽晶创新 |
|
Mentor扩展台积电InFO与CoWoS设计流程解决方案协助推动IC创新 (2017.09.21)
Siemens业务部门Mentor宣布，已为其Calibre nmPlatform、Analog FastSPICE (AFS) 平台、Xpedition Package Integrator和Xpedition Package Designer工具进行了多项功能增强，以支援台积电的创新InFO(整合扇出型)先进封装与 CoWoS (chip-on-wafer-on-substrate)封装技术 |
|
明导国际软体已通过台积电12FFC与7nm制程进一步认证 (2017.03.22)
明导国际(Mentor Graphics)宣布其Calibre平台((Calibre nmDRC、Calibre Multi-Patterning、 Calibre nmLVS、Calibre YieldEnhancer with SmartFill 和Calibre xACT? 工具)以及Analog FastSPICE (AFS)电路验证平台已通过台积电(TSMC)最新版本的12FFC制程认证 |
|
Mentor增强对TSMC 7 奈米制程初期设计开发 (2016.03.28)
Mentor Graphics公司宣布，藉由完成TSMC 10奈米FinFET V1.0认证，进一步增强和优化Calibre平台和Analog FastSPICE (AFS) 平台。此外，Calibre 和 Analog FastSPICE 平台已可应用在基于TSMC 7 奈米 FinFET 制程最新设计规则手册 (DRM) 和 SPICE 模型的初期设计开发和 IP 设计 |
|
Mentor协助三星代工厂10奈米FinFET制程优化工具和设计流程 (2016.03.11)
Mentor Graphics公司（明导）宣布与三星电子合作，为三星代工厂10奈米FinFET制程提供各种设计、验证、测试工具及流程的优化。其中包括Calibre物理验证套件、Mentor Analog FastSPICE（AFS）平台、Olympus-SoC数位设计平台和Tessent测试产品套件 |
 |
Xilinx推出Vivado设计套件HLs版 (2015.12.02)
美商赛灵思（Xilinx）推出Vivado设计套件HLx版，为All Programmable SoC、FPGA元件及打造可重用的平台提供了全新超高生产效率的设计方法。全新的HLx设计套件包含高阶系统、设计和WebPACK版本 |
|
Mentor与GLOBALFOUNDRIES合作开发适用于22FDX平台的设计参考流程 (2015.11.13)
Mentor Graphics（明导）宣布与GLOBALFOUNDRIES合作，认证Mentor RTL到GDS平台（包括RealTime Designer物理RTL合成解决方案和Olympus-SoC布局布线系统）能够完全适用于当前版本的GLOBALFOUNDRIES 22FDX平台设计参考流程 |
 |
实现车联网应用的 IC 可靠性 (2015.10.14)
汽车IoV（车联网）应用程式有很多独特的要求。通常，不同的技术会整合到单颗的IC元件中。例如，轮胎压力传感模组不仅仅需要MEMS感测器设备，还需要射频设备将资料传输到安全控制系统 |
|
Xilinx Vivado 2015.3运用IP子系统将设计提升至高水准 (2015.10.13)
美商赛灵思（Xilinx）推出Vivado设计套件2015.3版。此全新版本可让平台和系统开发人员运用专为各种市场应用设计的随插即用型IP子系统在更高的抽象层工作，进而大幅增加设计效率和降低开发成本 |
|
Mentor Graphics获得TSMC 10nm FinFET 制程技术认证 (2015.09.21)
Mentor Graphics（明导）公司宣布，Calibre nmPlatform已通过TSMC 10nm FinFET V0.9制程认证。此外，Mentor Analog FastSPICE电路验证平台已完成了电路级和元件级认证，Olympus-SoC数位设计平台正在进行提升，以帮助设计工程师利用TSMC 10nm FinFET技术更有效地验证和优化其设计 |
|
ARM发表全新 IP 工具套件 (2015.07.02)
全球IP 矽智财授权厂商ARM 发表全新IP（矽智财）工具套件，协助系统单晶片（SoC）设计业者将原本需要耗时数月的IP 系统配置、建构、组合等流程，大幅缩短至数天内即可完成 |
