 |
Ansys获四项台积电2023 OIP年度合作伙伴奖 (2023.10.27)
Ansys 取得台积电 (TSMC) 认可，在 2023 年度的台积电开放创新平台(OIP)合作夥伴年度奖中荣获四个奖项。OIP 年度合作伙伴奖项旨在表彰过去一年中台积电开放创新平台生态系合作伙伴在新一代设计支援方面追求卓越的努力 |
|
Ansys半导体模拟工具已通过联电最新堆叠晶圆先进封装技术认证 (2023.10.19)
Ansys多物理解决方案已通过联华电子的认证，可模拟其最新的3D-IC WoW堆叠技术，从而提高AI边缘运算，图形处理和无线通讯系统的能力，效率和效能。该认证使更多晶片设计人员能够使用Ansys的半导体模拟解决方案来执行多晶片联合分析，从而简化并确保成功的设计 |
|
西门子与台积电合作协助客户实现最隹化设计 (2023.10.12)
西门子数位化工业软体宣布与台积电深化合作，展开一系列新技术认证与协作，多项西门子 EDA 产品成功获得台积电的最新制程技术认证。
台积电设计基础架构管理部门负责人 Dan Kochpatcharin 表示：「台积电与包括西门子在?的设计生态系统夥伴携手合作 |
|
是德、新思与Ansys推出台积电4nm RF FinFET制程叁考流程 (2023.10.05)
是德科技、新思科技和宣布，为台积电最先进的4奈米射频FinFET制程技术TSMC N4P RF，推出全新的叁考设计流程。此叁考流程基於Synopsys客制化设计系列家族 (Synopsys Custom Design Family)，并整合了Ansys多物理平台，为寻求具有更高预测准确度和生产力的开放式射频设计环境的客户，提供完整的射频设计解决方案 |
|
西门子正式启用Aprisa台北研发中心 加强在地研发能力与客户合作 (2023.07.24)
西门子数位化工业软体今（24）日宣布正式启用其台北全新办公室，该办公室位於台北市敦化南路的台北国际大楼，不仅具备便捷的地理位置及现代化办公设施，作为西门子EDA的重要产品Aprisa在台湾的核心研发中心，且将汇集Aprisa在台全部团队，同时强化在地研发能力，为客户及合作夥伴提供创新的枢纽平台，以及协助在地产业发展 |
|
是德联合新思与安矽思推出79 GHz毫米波设计叁考流程 (2023.05.11)
是德科技（Keysight Technologies Inc.）联合新思科技（Synopsys）和安矽思科技（Ansys），共同推出适用於16奈米精简型制程技术（16FFC）的全新79 GHz毫米波射频设计叁考流程，可加速实现可靠的79 GHz收发器积体电路（IC） |
|
西门子提供EDA多项解决方案 通过台积电最新制程认证 (2023.05.10)
身为台积电的长期合作夥伴，西门子数位化工业软体日前在台积电2023 年北美技术研讨会上公布一系列最新认证，展现双方协力合作的关键成果，将进一步实现西门子EDA技术针对台积电最新制程的全面支援 |
|
联电与Cadence共同开发3D-IC混合键合叁考流程 (2023.02.01)
联华电子与益华电脑（Cadence）於今（1）日共同宣布以Cadence Integrity 3D-IC平台为核心的3D-IC叁考流程，已通过联电晶片堆叠技术认证，助力产业加快上市时间。
联电的混合键合解决方案可整合广泛、跨制程的技术，支援边缘人工智慧（AI）、影像处理和无线通讯等终端应用的开发 |
|
Cadence与联电共同开发认证的毫米波叁考流程 (2022.11.30)
电子设计商益华电脑 (Cadence Design Systems, Inc.) 与联电今(30)日宣布，双方合作经认证的毫米波叁考流程，成功协助亚洲射频IP设计商聚睿电子(Gear Radio Electronics)，在联电28HPC+ 制程技术以及Cadence射频(RF)解决方案的架构下，达成低噪音放大器 (LNA) IC一次完成矽晶设计(first-pass silicon success) 的成果 |
 |
5G推升数位服务 持续创新应用并优化体验 (2022.11.21)
5G正加速部署，优化专用网路，并推动各行各业的数位转型。除了催生着元宇宙应用，并与自动化及网网相连互通协作，至於6G则是无线通讯的下一个发展重点。 |
|
Cadence推出全新台积电N16毫米波叁考流程 加速5G射频设计 (2022.11.18)
益华电脑(Cadence Design Systems, Inc.）宣布，Cadence 射频积体电路(RFIC)解决方案支持台积电的N16RF设计叁考流程和制程设计套件（PDK），助力加速下一代行动、5G和汽车应用。Cadence和台积电之间的持续合作，使共同的客户能够使用支持台积电N16RF毫米波半导体技术的Cadence解决方案进行设计 |
|
新思联合安矽思与是德 针对台积电制程加速5G/6G SoC设计 (2022.11.08)
为满足 5G/6G系统单晶片(SoC)对效能和功耗的严格要求，新思科技、安矽思科技与是德科技宣布推出用於台积公司 16 奈米FinFET精简型(16FFC) 技术的全新毫米波(mmWave)射频 (RF)设计流程 |
|
Ansys 3D-IC电源和热完整性平台通过台积电 3Dblox标准认证 (2022.11.08)
世界上许多用於高效能运算（HPC）、人工智慧（AI）、机器学习（ML）和图形处理的先进矽系统都是藉由 3D-IC 实现的。在为台积电 3DFabric技术设计多晶片系统时，台积电 3Dblox 的叁考流程之中包含RedHawk-SC 和 Redhawk-SC Electrothermal |
|
Cadence数位与客制/类比流程 获台积电N4P和N3E制程技术认证 (2022.11.03)
益华电脑(Cadence Design Systems, Inc.)宣布，Cadence数位与客制/类比设计流程，通过台积电N4P与N3E制程认证，支持最新的设计规则手册(DRM)与FINFLEX技术。Cadenc为台积电N4P和 N3E 制程提供了相应的制程设计套件 (PDK)，以加速先进制程行动、人工智慧和超大规模运算的设计创新 |
|
Ansys、新思与是德为台积电 16FFC制程开发全新毫米波射频设计流程 (2022.11.02)
为满足 5G/6G SoC 严格的性能和功耗需求，Ansys 、新思科技（Synopsys）和是德科技（Keysight）宣布推出针对台积电 16nm FinFET Compact （16FFC）技术的全新毫米波（mmWave）射频（RF）设计流程 |
|
Ansys和台积电合作 针对无线晶片提供多物理场设计方法 (2022.07.04)
Ansys和台积电（TSMC）合作针对台积电N6制程技术，开发台积电N6RF设计叁考流程（Design Reference Flow）。叁考流程运用Ansys RaptorX、Ansys Exalto、Ansys VeloceRF、和Ansys Totem等Ansys多物理场模拟平台，针对设计射频晶片提供经过验证的低风险解决方案 |
|
西门子多款IC设计解决方案获台积电最新技术认证 (2022.06.28)
西门子数位化工业软体近期在台积电2022技术论坛上宣布，旗下多款先进工具已获得台积电最新技术认证。
其中，西门子Aprisa数位实作解决方案获得台积电业界领先的N5与N4制程认证 |
|
是德携手新思支援台积电N6RF设计叁考流程 满足射频IC需求 (2022.06.23)
是德科技（Keysight Technologies Inc.）日前宣布其Keysight PathWave RFPro与新思科技（Synopsys）Custom Compiler设计环境整合，可支援台积电（TSMC）最新的N6RF设计叁考流程。
对於积体电路（IC）设计人员来说，EDA工具和设计方法至关重要 |
|
新思针对台积电N6RF制程 推出最新RF设计流程 (2022.06.23)
因应日益复杂的RFIC设计要求，新思科技(Synopsys)宣布针对台积公司N6RF制程推出最新的RF设计流程，此乃新思科技与安矽斯科技(Ansys)和是德科技(Keysight)共同开发的最先进RF CMOS技术，可大幅提升效能与功耗效率 |
|
Cadence与联电合作开发22ULP/ULL制程认证 加速5G与车用设计 (2021.07.13)
联华电子今日宣布，Cadence优化的数位全流程，已获得联华电子22 奈米超低功耗 (ULP) 与 22 奈米超低漏电 (ULL) 制程技术认证，以加速消费、5G 和汽车应用设计。该流程结合了用于超低功耗设计的领先设计实现和签核技术，协助共同客户完成高品质的设计并实现更快的晶片设计定案 (tapeout) 流程 |
