![](/icon/objclass/news_icon.gif) |
M31与高塔半导体合作 开发65奈米SRAM和ROM记忆体 (2024.08.04) M31 Technology宣布与高塔半导体(Tower Semiconductor)合作,成功开发65奈米制程的SRAM(静态随机存取记忆体)和ROM(唯读记忆体)IP产品,并将设计模组交付客户端完成验证,搭配此平台的低功耗元件Analog FET(类比场效电晶体)所设计的电路架构,能够满足SoC晶片严格的低功耗要求 |
![](/icon/objclass/news_icon.gif) |
M31携手英特尔IFS联盟 发表PCIe5与USB4等IP (2023.07.12) ?星科技(M31 Technology),近日受邀叁加美国旧金山举办的2023设计自动化会议(Design Automation Conference),并携手英特尔於会中IFS(Intel Foundry Services)联盟论坛上,由M31技术行销??总经理-Jayanta Lahiri发表最新的矽智财研发成果 |
![](/icon/objclass/news_icon.gif) |
智原14奈米LPP制程IP组合於三星SAFE平台新上市 (2022.10.14) ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology)宣布,支援三星14奈米LPP制程的IP矽智财已在三星SAFE IP平台上架,提供三星晶圆厂客户采用。
FinFET IP组合内容,包括LPDDR4/4X PHY、MIPI D-PHY、V-by-One、FPD-link、LVDS I/O、ONFI I/O与记忆体编译器,皆经过晶片制作验证且已实际应用在SoC专案中 |
![](/icon/objclass/news_icon.gif) |
M31科技推出基于Arm架构的AI处理器核心设计套件 (2021.12.20) M31 Technology近日宣布其采用Arm技术架构,已成功开发针对机器学习与人工智慧应用的Arm处理器IP,包含Arm Cortex-M55 处理器及Arm Ethos-U55(NPU),实现晶片内(on-chip)处理器IP核心实作的最佳化,能协助先进处理器核心达到最大效能、缩小面积并降低功耗,同时减少50% 自行整合时间 |
![](/icon/objclass/news_icon.gif) |
新思针对台积电5奈米制程推出IP组合 加速高效能运算SoC设计 (2020.06.05) 新思科技针对运用於高效能运算SoC的台积公司 5奈米制程技术,推出高品质 IP 组合。应用於台积公司制程的DesignWare IP组合内容包括介面IP(适用於高速协定)和基础IP,可加速高阶云端运算、AI加速器、网路和储存应用SoC的开发 |
![](/icon/objclass/news_icon.gif) |
M31获颁2019年台积电特殊制程矽智财合作夥伴奖 (2019.10.02) 全球矽智财开发商?星科技(M31 Technology)宣布,在今年台积电於美国加州圣塔克拉拉举办的开放创新平台论坛 (TSMC’s Open Innovation Platform Forum)中,获颁2019年台积电「特殊制程矽智财合作夥伴奖」(2019 Partner of the Year Award for Specialty Process IP)奖 |
![](/icon/objclass/news_icon.gif) |
M31在台积电多项特殊制程上开发优化的IP解决方案 (2019.09.25) 全球精品矽智财开发商?星科技(M31 Technology)宣布,已在台积电特殊制程上开发一系列优化的IP解决方案,最终目标是协助晶片设计业者实现低功耗、高效能、小面积,以及高度布局绕线弹性的SoC设计 |
![](/icon/objclass/news_icon.gif) |
用於物联网设备中的数位讯号处理和数位讯号控制 (2019.01.10) CEVA发布全新的通用型混合式DSP /控制器架构CEVA-BX,以满足语音、视讯、通讯、感测和数位讯号控制应用中对数位讯号处理的新演算法需求。
CEVA-BX架构因可提供马达控制和电气化所需的通用型DSP功能,所以CEVA的市场范围也将因此扩展到新兴的汽车和工业市场 |
![](/icon/objclass/news_icon.gif) |
M31开发多元化TSMC 28HPC+ ULL Memory Compiler产品 (2018.10.02) 矽智财开发商M31 Technology宣布,开发多元化TSMC 28HPC + ULL Memory Compiler产品组合,将提供客户更弹性、多样化的产品运用。
台积电设计建构营销事业处资深处长Suk Lee表示:「28HPC+ ULL编译器Bitcell可进一步减少主流的智慧手机,移动设备,音频和SoC应用的漏电流 |
![](/icon/objclass/news_icon.gif) |
Arm实体IP用於台积电22奈米ULP/ULL 最隹化主流行动与物联网SoC (2018.05.04) Arm宣布旗下Arm Artisan实体IP将使用在台湾积体电路制造股份有限公司针对基於Arm架构的SoC开发的22奈米超低功耗(ultra-low power ;ULP)与超低漏电(ultra-low leakage; ULL)平台,台积电22奈米ULP/ULL针对主流行动与物联网装置进行最隹化,不仅提升基於Arm架构的SoC效能,与台积电前一代28奈米HPC+平台相比,更显着降低功耗及晶片面积 |
![](/icon/objclass/news_icon.gif) |
?星科技携手聚积科技 布局全球LED驱动晶片市场 (2018.03.07) 矽智财开发商?星科技(M31 Technology) 与LED驱动IC设计大厂聚积科技(Macroblock)今日共同宣布,双方将建立长期的合作夥伴关系,聚积科技LED 驱动IC将持续采用?星科技独特的低功耗矽智财解决方案,积极布局全球各式LED显示屏与照明市场 |
![](/icon/objclass/news_icon.gif) |
ARM与联华电子最新28HPC POP制程合作 (2016.02.15) 全球IP矽智财授权厂商ARM宣布即日起联华电子的28奈米28HPCU制程可采用ARM Artisan实体IP平台和ARM POP IP。
此举扩大了ARM 28奈米IP的领先地位,让ARM合作伙伴生态圈能够透过所有主要的晶圆代工厂取得完整的28奈米基础IP |
![](/icon/objclass/product_icon.gif) |
ARM与联华扩大28奈米IP合作 锁定平价行动与消费性应用 (2014.01.14) IP硅智财授权厂商ARM与晶圆专工大厂联华电子今(14)宣布扩大合作协议,将提供ARM Artisan实体IP与POP IP供联电28HLP制程使用。
针对锁定智能手机、平板、无线与数字家庭等各式消费性应用的客户,联华电子与ARM将透过本协议,提供先进制程技术与全方位实体IP平台 |
![](/icon/objclass/product_icon.gif) |
展讯获得ARM Artisan实体IP和POP IP技术授权开发28奈米系统单芯片 (2013.10.29) ARM近日与中国的无晶圆半导体供货商展讯通信有限公司(以下简称「展讯」)共同宣布,展讯取得包括POP 处理器优化套件IP在内的完整ARM Artisan实体(Physical) IP技术授权,此后展讯将能就ARM所支持的广泛IC代工选择以及多样化的28奈米制程,开发出最富有弹性的制造方案 |
![](/icon/objclass/news_icon.gif) |
ARM核心推向20 奈米及FinFET 技术 (2012.08.16) GLOBALFOUNDRIES 与 ARM日前宣布签订一份为期多年的合约,共同推出采用 GLOBALFOUNDRIES 20 奈米制程与FinFET 技术的 ARM 处理器设计优化的系统单芯片 (SoC) 解决方案。
在这份新合约中,将扩大双方长远的合作关系,包含在行动装置中重要性逐渐提高的图像处理器组件 |
![](/icon/objclass/news_icon.gif) |
联华电子与智原科技将强化硅智财伙伴关系 (2012.02.02) 联华电子与ASIC暨硅智财领导厂商智原科技昨(1)日共同宣布,双方协议将强化硅智财伙伴关系,以涵盖联华电子先进制程上的基础与特殊硅智财。在此协议之下,智原科技将优化一系列完整硅智财,提供联华电子0.11微米至28奈米制程使用,以协助双方客户的各种不同应用产品,缩短其系统单芯片设计的上市时程 |
![](/icon/objclass/product_icon.gif) |
ARM宣布提供业界最广之40nm G实体IP平台 (2009.04.27) ARM宣布为台积电(TSMC)的40奈米 G 制程提供完善的IP平台。ARM最新推出的硅认证实体IP平台能在无需增加功耗的前提下,针对需要进阶功能的效能导向消费性装置,进行符合成本效益的开发活动 |
![](/icon/objclass/product_icon.gif) |
智原90奈米1GHz内存编译程序,支持SoC应用 (2008.06.16) ASIC设计服务暨IP研发销售厂商智原科技,发表了首件以联电90奈米SP制程制造的商用1GHz内存编译程序。此款单埠内存编译程序运用的布局及线路设计技术,提供高达1GHz的速度,同时仍保有与一般内存解决方案相同的功率及面积尺寸要求 |
![](/icon/objclass/product_icon.gif) |
智原科技推出联电65奈米LL制程内存编译程序 (2008.02.01) ASIC设计服务暨IP研发厂商智原科技,宣布推出联电65奈米LL制程的先进内存编译程序。这款65奈米内存解决方案的主要特性为多列冗位(row redundancy)的设计,提供了内存修复功能、内建BIST测试接口(BIST test interface, BTI)以及可兼顾良率和效能的sensing margin调整机制等 |
![](/icon/objclass/product_icon.gif) |
智原科技推出高整合内存测试与修复系统 (2007.05.17) ASIC设计服务暨IP研发销售厂商-智原科技,宣布推出REMEDE(发音同于“remedy”)内存测试与修复发展系统。此系统整合了内建自我修复的功能IP、fuse群组以及智原自主研发的内存编译程序等,能够提高整体芯片良率、降低芯片成本、提高客户获利、以及增进制造测试的质量等 |