 |
使用PyANSYS探索及优化设计 (2023.04.21)
本文说明PyANSYS的概念和应用，以及如何在模拟中使用Python和PyANSYS来提高效率 。 |
 |
Cadence 宣布收购IP商 Tensilica (2013.03.13)
电子业又有一起并购案，EDA大厂Cadence昨(3/12)宣布，，以约3亿8千万美元的现金收购IP供货商Tensilica达成了一项最终协议。Cadence表示，Tensilica在行动无线、网络基础设施、汽车讯息娱乐和家庭应用等各方面，提供了针对优化嵌入式数据和讯号处理的可配置数据平面处理单元，这些技术将进一步扩展Cadence的IP产品组合 |
|
可配置组态处理核心满足特殊功能需求 (2005.04.01)
数位消费性电子市场的高度成长，为高科技市场带来许多新的可能，其产品少量多样化的特性，也使得产品内部的软硬体需求产生了变化，许多客制化的功能，使得处理核心必须具备更强大的运算能力或更高度的弹性 |
|
SoC时代DSP设计之挑战 (2003.12.05)
传统的系统级单晶片皆属于单内核架构，是由处理器、记忆单元、通讯以及输出入（I/O）控制单元构成。这种架构不仅占空间且成本高，现在已开发出含有数位讯号处理（DSP）、精简指令集（RISC）处理器和可程式逻辑（PLC）的SoC架构的多内核DSP已经逐渐取代传统的单内核DSP成为主流趋势 |
|
平台式设计工具之现况与挑战 (2002.12.05)
随着IC设计朝向SoC的趋势发展，Platform-based Design（平台式设计；PBD）的进阶设计方法也成为被热烈讨论的话题；借着平台提供之整合系统环境及架构，可大幅降低IP整合的困难度，加速产品上市时程 |
|
从系统整合到SoC技术介绍(下) (2001.12.05)
这是一个真正的买方市场。藉由购买像IP核心这样的完整功能模组，SoC开发商可以更快地设计出满足市场所要求的产品，比从头开始创建每个功能模组要快得多。 |
 |
智霖与ARC Cores供应ARC 32位可组态处理器解决方案 (2000.08.08)
美商智霖公司(Xilinx)宣布，该公司与ARC Cores公司供应ARC 32位可组态处理器解决方案，以提供Xilinx Virtex和Spartan-II系列FPGA使用。
智霖表示，客户可以马上享用高效能可组态的32位处理器，或藉由持续扩张的全球设计中心之分点，采购特定版本以配合特殊应用需求 |
