极具方便性与机动性的手持式电子通讯、资讯产品，如行动电话、PDA与笔记型电脑等，俨然已成为现代人不可或缺的日常必备用品，而这些产品的外型不断朝向轻薄短小的趋势发展。为了满足行动产品内机件高密度装配的特性，半导体厂商不仅要维持积体电路（IC）的高可靠度，更必须具备体积小及高效能的特性，因此强调封装后体积与原晶片尺寸相同，并兼备高效能与低成本等特性的晶圆级封装（Wafer Level Packaging；WLP），成为不可或缺的重要角色，更被业界视为下一世代的封装主流。

晶圆级封装技术在低I/O数的IC上，可满足小体积、高品质与高效能的需求。晶圆级封装与传统晶片封装方式不同之处，在于晶圆级封装技术可先在整片晶圆上进行封装和测试之后，再切割成个别的晶粒，无需经过打线与填胶程序，且封装后的晶片尺寸等同晶粒原来的大小。因此，晶圆级封装技术的封装方式，不仅明显缩小IC尺寸，符合行动资讯产品对高密度积体空间的需求​​，在电器特性规格上，也因晶片可以最短的电路路径，透过锡球直接与电路板连结，因而大幅提升资料传输速度，有效降低杂讯干扰机率。

晶圆级封装技术的发展背景

IC之所以需要封装及测试，是因为裸晶的材质极为脆弱，因此需要陶瓷（ceramic）或塑胶（plastic）材质之封装来提高机械强度，以抵抗如温湿度、震动等外力因素对晶片产生的干扰及破坏。封装技术目前以传统的打线接合技术发展最成熟稳定，但随着IC性能不断提升，但体积愈来愈小的需求下，晶圆级封装以其具备的轻薄短小、电性优良（封装的走线短，使得电感及电容低）等特性，正逐渐成为传统打线接合技术外的另一种封装主流技术。

此外，由于市场上行动通讯、可携式资讯产品、数位相机、MP3、家用资讯（Information Appliance；IA）产品，以及高阶记忆体等的需求持续增加，毋庸置疑是推动晶圆级封装技术成长的强劲动力。

晶圆级封装技术的特性与应用

晶圆级封装以凸块（Bumping）或锡球（Ball Mount）直接与PCB相连，由于不需要中介层（Interposer）、填充物（Underfill）与导线架，并省略黏晶、打线等制程，大幅减少材料及人工成本；相较于QFN（Quad Flat No-lead；平面无导线）封装技术，晶圆级封装可节省20％以上的成本，充分满足兼顾成本考量与精巧型设计导向的晶片封装需求。此外，由于晶圆级封装之所有制程几乎都在晶圆上完成，也有效缩短封装制程之时程。其优势分述如下：

原晶片尺寸封装体积

晶圆级封装技术最大的特点，在于可有效缩减封装后晶片的体积，并以锡球阵列直接连结焊接于电路板上，符合可携式电子产品轻薄短小的特性需求，普遍应用于电子行动装置之中。

极短的资料传输路径

当产品采用以晶圆级封装的晶片时，由于晶片与电路板间只隔着锡球（Solder Balls）或凸块（Bumps），因此可大幅缩短电路传输途径，又因电感与电容降低，故可有效减少电流耗损，与电磁波干扰发生的机率，进而提高电路的工作频率。

超高散热性能

由于晶圆级封装技术少了以传统方法封装之IC外部密封的塑胶或陶瓷包装，故IC晶片运作时所产生的热损耗能，可直接从晶片背面以热传导与热辐射方式发散，而不致增加主机板与机身内部的温度，此特性可有效解决电子行动装置产品的散热问题。

目前晶圆级封装技术一般适用于如行动通讯、消费性电子与可携式产品之记忆体、整合性被动元件、类比、射频、功率放大器、电压调整器、PC元件等。

晶圆级封装技术解析

由于电子产品对晶片体积缩小、运作速度提高与降低成本等需求殷切，因此业界开始运用直接晶片接合技术（Direct Chip Attach；DCA），作为另一种系统封装的替代方法。过去几年间，晶片尺寸封装（Chip Scale Package；CSP）的出现，已经使IC封装后的体积不断缩小，为更进一步达成简化生产流程并降低成本的目的，顺应DCA的发展趋势，许多业者便将Flip Chip、CSP及BGA等技术相结合，陆续研发出各式各样的新制程，包括晶圆级封装与基板覆晶技术（Flip Chip On Board；FCOB）等。以下将针对属晶圆级封装的Ultra CSP、Polymer Collar WLP以及FCOB三种技术进一步说明。

Ultra CSP

Ultra CSP属于晶圆级封装技术的一种，延续了CSP封装后晶片尺寸大小与裸晶尺寸完全相等的特点，使用标准半导体制程设备，以薄膜重分布层（Thin-film Redistribution Layer）和晶圆级的锡球黏着技术，在晶圆尚未切割前，便直接将锡球黏着于晶圆表面，因此不需经过打线接合（Wire Bond）和填胶（Underfill）等程序，晶圆在测试切割成为单一晶片后，即可透过表面黏着技术（Surface Mount Technology；SMT）直接安装于电路板上。Ultra CSP因其封装制程可藉由重分布层将焊垫重新路由至JEDEC标准间矩，并在重新排列的焊垫上使用CSP尺寸的焊球进行接合，因此亦能沿用目前使用焊线封装的IC设计，减少重新设计IC的成本。

Ultra CSP技术可同时构装整个晶圆，晶粒（Die）在晶圆上便可完成封装，再而将晶圆切割为个别封装的IC，省去单一晶粒层级的组装制程。此外，Ultra CSP也可与标准SMT组装制程一起使用，不需要覆晶定位与填胶设备，因此原本采用TSOP或QFP的业者能够直接转而使用Ultra CSP封装，而不需额外采购新机器。

同时Ultra CSP封装结构更提供较高的电流处理能力，可解决记忆体模组等高效能IC对于低电压、高电流封装的需求。 Ultra CSP封装制程适合于RF、记忆体装置（EPROM、快闪记忆体Flash）、逻辑／类比混合元件、电源控制装置及各种整合式被动元件。

Polymer Collar WLP

Ultra CSP封装最容易发生问题的地方，在于锡球与晶片面的连接处，会因机械性震动或是操作时之温度差异而导致连接点断裂，导致接触不良的现象。 Polymer Collar WLP技术即是为了强化锡球与晶片面接点的强度，以聚合物在锡球与晶片连结处的周围，披上一层环状的强化材质，可有效减少锡球与晶圆表面连接点的破裂机会。如(图一)左侧为一般Ultra CSP锡球；右侧则为经由Polymer Collar WLP处理后的锡球与晶圆连结。

《图一 CSP与WLP锡球连接方式比较》

采用Polymer Collar WLP封装技术的晶片，可强化锡球与晶片接合处的强度，其锡球焊接处的接合寿命可延长30～50％，进而改善晶片对于系统运作之可靠度（board level reliability）；另外，Polymer Collar WLP也可适用于封装较大尺寸的晶粒，并可将以往晶圆级封装晶片的I/O数从50提升至80，大幅扩展晶圆级封装技术的应用范围，因而更多以往用CSP型态封装的package种类，如TSOP、QFP和QFN等现在都可采用晶圆级封装。

Polymer Collar WLP利用Ultra CSP封装制程技术，仅在标准晶圆层级封装步骤最后加入下列程序(4)，但程序(3)可省去一般助焊剂清洗流程；参考(图二)：

《图二 WLP封装制程示意图》

目前可携式产品如行动电话、PDA、笔记型电脑、数位相机与MP3播放器等，皆可受惠于Polymer Collar WLP技术对IC可靠度与稳定性的提升，并强化产品品质，大幅延长产品使用寿命。

基板覆晶技术

FCOB为DNA的技术之一,与晶圆级封装技术(如Ultra CSP)相当类似, 但不属于同一分类,故在此对二者之间的差异稍做说明。

FCOB将裸晶翻转后，透过凸块或锡球直接与机板连接，与晶圆级封装技术的差别仅在于FCOB是以晶片为单位进行封装，并且FCOB在晶粒与基板组装时需要进行填胶的程序来抒解应力，以提高元件可靠性。 150 μm）的球間距（ball pitch），與較大範圍的I/O（4～1600）數量，因此適用於小I/O的邏輯IC；亦可用於高I/"FCOB由于能提供细小（150 μm）的球间距（ball pitch），与较大范围的I/O（4～1600）数量，因此适用于小I/O的逻辑IC；亦可用于高I/ O方面的应用，例如中央处理器CPU、ASIC等。但细小球间距（Fine Pitch）FCOB则受限于能与之匹配之PCB之能力。

晶圆级封装技术并无进行填胶，为了降低来自基板与元件之间因热膨胀差异所产生的应力，以及增加产品可靠性，因此必须增加元件与机板之间的距离，即选用更大的锡球来进行电性导通。目前如果原始的IC设计欲采用晶圆级封装技术，必须利用重分布技术，将锡球重新排列来增加锡球的间距，以达成加大锡球体积的需求。但在加大锡球体积的同时，IC的封装高度也会相对提高，且所具备的I/O数只有4至100，因此较适合于低​​I/O、大电流的被动元件、RF射频电路、功率元件或数位信号处理器等应用。

晶圆级封装技术与FCOB在特性方面有所不同，成本上也有差异，业者可视产品设计上的需求，挑选适合的IC封装方式，以符合产品规格与成本上的考量。

晶圆级封装技术现况

国内各封装大厂的晶圆级封装技术来源，大多以国外大厂直接技术授权为主，除了Kulicke & Soffa的Ultra CSP外，尚包括Casio & OKI Electronic WLP、Fujitsu SuperCSP、Hitachi WPP、Dallas Semiconductor UCSP等，这些技术的差异性不大，且目前晶圆封装尺寸皆以6吋与8吋晶圆为主，12吋晶圆因在晶圆级封装方面尚无实际应用，因此各家只进行研发工作，尚未量产。锡球间距与锡球球径目前多为0.5mm/0.3mm,未来将朝0.4mm/0.2mm发展;晶片面积也正由5×5 mm扩大为6×6 mm,I/O数预计将可达100左右。

晶圆级封装技术的应用与未来发展趋势

目前晶圆级封装的产品应用主要集中于三项领域，亦即低脚数IC（如RF与Power等）、记忆体（EEPROM、Flash Memory）与被动元件。未来市场发展除了低脚数元件将持续增加外，记忆体类等高速元件的应用也将会不断发展。至于采用晶圆级封装技术的产品多集中于低脚数元件上的主因，在于此类产品的尺寸较小，因此相同尺寸晶圆封装后的晶片数量较多，每颗晶片平均的封装价格可大幅减低，因此采用晶圆级封装技术具有较高的吸引力。对于未来记忆体规格的高容量密度与高速度化，晶圆级封装技术以最小的封装后尺寸及最具潜力的低成本优势，亦能为记忆体产业提供高经济效益且高性能的封装型态。

随着消费性及通讯产业的兴盛，产品的功能与独特性将不断增加，晶片的复杂度亦将大幅提升，进而对封装的需求将会随着晶片的特性而改变。封装业者未来所面对的需求，将不像过往般仅遵循标准规格即可，业者必须能为客户提供最先进且符合客户需求的封装服务与解决方案，并能将封装技术改进及符合客户需求视为未来的发展重点。

（作者为日月光半导体研发部总经理）