 |
西门子推出Solido设计环境软体 打造客制化IC验证平台 (2023.07.31)
因应现今无线、汽车、高效能运算（HPC）和物联网（IoT）等产业对於高度差异化应用的需求日益提升，设计复杂度也随之增加。西门子数位化工业软体今（31）日也宣布推出Solido设计环境软体（Solido Design Environment），以协助设计团队应对日益严苛的功耗、效能、面积、良率和可靠性等要求，同时加快上市速度 |
|
瑞萨推出新的马达控制ASSP解决方案 (2022.09.12)
瑞萨电子扩展RISC-V嵌入式处理产品组合，推出专为先进马达控制系统优化的RISC-V MCU。新的解决方案使客户能够受益於马达控制应用的即用型一站式解决方案，而无需开发成本 |
 |
2022.8月(第369期)高功率电源 (2022.08.03)
功率半导体与电源、电力控制应用有关，
特点是功率大、切换速度快，
有助提高能源转换效率。
在各种应用中，高电压电路设计存在许多挑战。
碳化矽、氮化??等第三类半导体材料的问世，
有效解决了这些问题 |
 |
运用类比IP自动化方案 优化SoC开发专案的成本与时程 (2022.07.20)
东西讲座特别邀请英国类比IP新创公司Agile Analog现身说法，一揭类比与数位设计的差异与新流程。 |
 |
??？敏捷式的类比IP设计 (2022.07.01)
对晶片设计来说，类比电路的布局是很棘手的一块。一方面，它不像数位逻辑电路那般信手捻来，可以很直觉的操作与控制；另一方面，它很仰赖人力来做架构，尤其是与数位逻辑晶片做整合时，经常是废时旷日的工作 |
|
英特尔晶圆代工服务推出生态系联盟 加速客户创新速度 (2022.02.08)
英特尔晶圆代工服务（IFS）推出加速器，为一个全方位的生态系联盟，专为协助晶圆代工客户将他们的发想概念实作至矽晶产品。透过横跨电子设计自动化（EDA）、智慧财产（IP）和设计服务等一系列业界领先公司的深度合作，IFS加速器利用业界中最隹功能，协助推升客户在英特尔晶圆代工制造平台上的创新 |
|
Cadence数位、客制与类比流程 获台积电3奈米和4奈米制程认证 (2021.11.11)
Cadence Design Systems, Inc.宣布，其数位和客制/类比流程已获得台积电 N3 和 N4 制程技术的认证，以支持最新的设计规则手册 (DRM)。 Cadence 和台积电双方持续的合作，为台积电 N3 和 N4 制程提供了相应的制程设计套件 (PDK)，以加速行动、人工智慧和超大规模运算的创新 |
|
西门子推出适用类比、数位及混合讯号IC设计的mPower电源完整性方案 (2021.10.12)
西门子数位化工业软体今天推出 mPower 电源完整性软体，此软体是业界首款也是唯一一款能为类比、数位及混合讯号 IC 提供几乎无限可扩充性的 IC 电源完整性验证解决方案，即便对于最大规模的 IC 设计，也可支援全面的电源、电迁移（EM）与压降（IR）分析 |
|
M31完成开发台积电22nm的完整实体IP方案 (2020.07.24)
矽智财供应商?星科技(M31 Technology)宣布，已在台积电22奈米制程平台开发完整的实体IP，此技术平台包括超低功耗Ultra-Low Power(22ULP)及超低漏电Ultra-Low Leakage(22ULL)方案，提供客户SoC设计所需的各式基础元件、记忆体、高速介面和类比电路等IP |
|
Cadence与联电完成28奈米HPC+制程先进射频毫米波设计流程认证 (2020.07.23)
联华电子宣布Cadence毫米波（mmWave）叁考流程已获得联华电子28奈米HPC+制程的认证。透过此认证，Cadence和联电的共同客户可利用整合的射频设计流程，加速产品上市时程。此完整的叁考流程是基於联电的晶圆设计套件（FDK）所设计的 |
|
M31获颁2019年台积电特殊制程矽智财合作夥伴奖 (2019.10.02)
全球矽智财开发商?星科技(M31 Technology)宣布，在今年台积电於美国加州圣塔克拉拉举办的开放创新平台论坛 (TSMC’s Open Innovation Platform Forum)中，获颁2019年台积电「特殊制程矽智财合作夥伴奖」(2019 Partner of the Year Award for Specialty Process IP)奖 |
|
瑞萨扩大提供强固智财（IP）组合的授权 (2018.09.25)
半导体解决方案供应商瑞萨电子公司，宣布扩大其广泛的智财权（IP）授权阵容，使设计人员能够在产业瞬息万变的情况下满足广泛的客制化需求。瑞萨在其微控制器（MCU）和系统单晶片（SoC）产品范围内整合了广泛的IP，包括中央处理器（CPU）IP，通信介面IP，计时器IP，记忆体IP和类比IP等 |
|
安森美和Hexius扩展下一代混合讯号特殊ASIC的类比功能 (2017.01.10)
推动高能效创新的安森美半导体(ON Semiconductor)与Hexius半导体合作，以在ONC18 0.18 μm CMOS制程中使用一些Hexius半导体的类比智慧财产权(IP)。这使安森美半导体能为客户提供验证过的类比IP，可最终减少设计周期和产品面市时间 |
|
馬達控制軟硬體開發工具 (2016.05.05)
意法半導體的自動化和工業控制解決方案不斷增加新的功能、技術和產品，擴大意法半導體馬達控制生態系統。 |
 |
Cadence推出下一代Virtuoso平台 (2016.04.11)
全球电子设计创新厂商益华电脑（Cadence）推出下一代Virtuoso平台，可为设计人员提供10倍的跨平台效能与容量提升。此平台包含在Cadence Virtuoso类比设计环境（Virtuoso Analog Design Environment, ADE）中新增技术，并为Cadence Virtuoso布局套件提供增强功能，以因应汽车安全、医疗装置与物联网（IoT）应用等需求 |
|
Cadence获台积公司颁发两项年度最佳伙伴奖 (2015.10.01)
全球电子设计创新厂商益华电脑（Cadence）宣布，该公司已在今年的台积公司开放创新平台（OIP）生态系统论坛上获颁两项台积公司年度最佳伙伴奖（TSMC Partner of the Year ） |
|
创意电子运用Cadence类比IP实现28nm制程WiGig SoC (2015.03.06)
益华电脑（Cadence）宣布，创意电子（GUC）达成在先进28nm CMOS制程的晶粒上整合三频类比前端（tri-band analog front-end, AFE）IP与WiGig（IEEE 802.11ad）的晶片设计，此晶片实现完整的数位逻辑与类比电路整合，并达到首次流片成功 |
|
富士通与海思半导体将加强高阶通讯芯片策略合作 (2013.01.31)
随着芯片的处理速度不断提升，同时调变和解调算法也愈趋复杂，现代通讯芯片往往需整合数亿颗同时运作的晶体管和超高速模拟互连IP，导致物理设计收敛变得更为困难，而芯片上大量的数字电路对超高速模拟IP的干扰现象也愈来愈明显 |
|
MIPS抢攻行动市场策略能否奏效？ (2012.08.23)
有ARM这样强大的对手，MIPS必须能成为市场上另一种可信任的行动技术方案，才能确保公司稳健的长期发展。MIPS奋力一搏，结果是否奏效，势必得通过市场考验！ |
|
先进制程的功耗与噪声成为IC设计重大挑战 (2011.05.11)
自从半导体制程走向65奈米之后，IC设计业所关注焦点已经从芯片大小、速度等问题，转移到IC芯片的耗电量上。特别是在半导体制程跨入45奈米领域之后，各芯片模块之间的距离大幅缩短 |
