![](/icon/objclass/news_icon.gif) |
新思科技与台积电合作 在N3制程上运用从探索到签核的一元化平台 (2023.11.02) 新思科技近日宣布扩大与台积公司的合作,并利用支援最新3Dblox 2.0标准和台积公司3DFabric技术的全面性解决方案,加速多晶粒系统设计。新思科技多晶粒系统解决方案包括3DIC Compiler,这是一个从探索到签核一元化的平台,可以为产能与效能提供最高等级的设计效率 |
![](/icon/objclass/news_icon.gif) |
新思科技针对台积电N5A制程技术 推出车用级IP产品组合 (2023.10.17) 新思科技宣布针对台积公司的N5A制程,推出业界范围最广的车用级介面与基础IP产品组合。新思科技与台积公司携手达成车用SoC长期运作的可靠性与高效能运算要求,协助带动次世代以软体定义车辆的产业发展 |
![](/icon/objclass/news_icon.gif) |
新思科技针对台积电3奈米制程 运用广泛IP产品组合加速先进晶片设计 (2023.07.27) 新思科技针对台积公司的N3E制程,利用业界最广泛的介面 IP产品组合,推动先进晶片设计全新潮流。横跨最为广泛使用的协定,新思科技IP产品组合在多个产品线的矽晶设计,提供领先业界的功耗、效能与面积(PPA)以及低延迟 |
![](/icon/objclass/news_icon.gif) |
是德加入台积电开放式创新平台3DFabric联盟 (2023.05.17) 是德科技(Keysight Technologies Inc.)日前宣布加入台积电(TSMC)开放式创新平台(OIP)3DFabric联盟。该联盟由台积电於近期成立,旨在加速3D积体电路(IC)生态系统的创新和完备性,并专注於推动矽晶和系统级创新的快速部署,以便使用台积电的3DFabric技术,开发下一代运算和行动应用 |
![](/icon/objclass/news_icon.gif) |
Ansys和台积电合作 针对无线晶片提供多物理场设计方法 (2022.07.04) Ansys和台积电(TSMC)合作针对台积电N6制程技术,开发台积电N6RF设计叁考流程(Design Reference Flow)。叁考流程运用Ansys RaptorX、Ansys Exalto、Ansys VeloceRF、和Ansys Totem等Ansys多物理场模拟平台,针对设计射频晶片提供经过验证的低风险解决方案 |
![](/icon/objclass/news_icon.gif) |
是德携手新思支援台积电N6RF设计叁考流程 满足射频IC需求 (2022.06.23) 是德科技(Keysight Technologies Inc.)日前宣布其Keysight PathWave RFPro与新思科技(Synopsys)Custom Compiler设计环境整合,可支援台积电(TSMC)最新的N6RF设计叁考流程。
对於积体电路(IC)设计人员来说,EDA工具和设计方法至关重要 |
![](/icon/objclass/news_icon.gif) |
新思针对台积电N6RF制程 推出最新RF设计流程 (2022.06.23) 因应日益复杂的RFIC设计要求,新思科技(Synopsys)宣布针对台积公司N6RF制程推出最新的RF设计流程,此乃新思科技与安矽斯科技(Ansys)和是德科技(Keysight)共同开发的最先进RF CMOS技术,可大幅提升效能与功耗效率 |
![](/icon/objclass/news_icon.gif) |
新思SiliconSmart元件库获台积电先进制程认证 (2022.01.17) 新思科技SiliconSmart元件库特性(library characterization)解决方案已获得台积公司N5、N4和N3制程技术的认证。作为新思科技融合设计平台一环,该解决方案具备了支援先进节点的单位元件库特性所需的强化功能,能加速行动/5G、高效能运算、人工智慧 (AI)、汽车、互联网(IoT)网路以及航太和国防应用的数位实作 |
![](/icon/objclass/news_icon.gif) |
AWS为三种资料分析服务推出无伺服器功能 (2021.12.06) AWS为三项资料分析服务推出无伺服器功能,客户无需配置、扩展或管理底层基础设施,即可分析任何规模的资料。 Amazon Redshift Serverless可在几秒钟内自动设定和扩展资源,让客户无需管理资料仓库丛集,即可以PB级资料规模执行高效能分析工作负载 |
![](/icon/objclass/news_icon.gif) |
Ansys获台积电2021年度开放创新平台(OIP)合作伙伴奖 (2021.11.28) Ansys宣布,获两项台积电(TSMC)2021年度开放创新平台(Open Integration Platform;OIP)合作伙伴奖,包括共同开发4奈米(nm)设计基础架构和共同开发3DFabric设计解决方案。
年度共同伙伴奖肯定台积电开放创新平台 (OIP) 生态系统合作伙伴在过去一年对支援新世代设计的卓越贡献 |
![](/icon/objclass/news_icon.gif) |
Cadence数位、客制与类比流程 获台积电3奈米和4奈米制程认证 (2021.11.11) Cadence Design Systems, Inc.宣布,其数位和客制/类比流程已获得台积电 N3 和 N4 制程技术的认证,以支持最新的设计规则手册 (DRM)。 Cadence 和台积电双方持续的合作,为台积电 N3 和 N4 制程提供了相应的制程设计套件 (PDK),以加速行动、人工智慧和超大规模运算的创新 |
![](/icon/objclass/news_icon.gif) |
新思扩大与台积电策略合作 扩展3D系统整合解决方案 (2021.11.05) 新思科技宣布扩大与台积公司的策略技术合作以实现更好的系统整合,并因应高效能运算(high-performance computing,HPC) 应用所要求的效能、功耗和面积目标。透过新思科技的3DIC Compiler平台,客户能有效率地取得以台积公司3DFabric为基础的设计方法,从而大幅提升高容量的3D系统设计 |
![](/icon/objclass/news_icon.gif) |
Ansys与台积电合作 防止3D-IC电子系统过热 (2021.10.28) 台积电(TSMC)和Ansys合作,针对采用TSMC 3DFabric建构的多晶片设计打造全面的热分析解决方案。该解决方案应用于模拟包含多个晶片的3D和2.5D电子系统的温度,缜密的热分析可防止这些系统因过热而故障,并提高其使用寿命的可靠性 |
![](/icon/objclass/news_icon.gif) |
Cadence数位设计流程助优化3nm设计 获颁台积电OIP客户首选奖 (2021.03.10) 电子设计商益华电脑(Cadence Design Systems, Inc.)宣布,Cadence以论文题目「台积电3奈米设计架构之优化数位设计、实现及签核流程」,荣获台积电开放创新平台(OIP)生态系统论坛颁发的客户首选奖(Customers' Choice Awards).该论文由Cadence数位及签核事业部研发??总裁罗宇锋(Yufeng Luo)发表於2020年台积电北美OIP生态系统论坛 |
![](/icon/objclass/news_icon.gif) |
Cadence获2020年四项台积电开放创新平台合作夥伴大奖 (2020.11.04) 益华电脑(Cadence Design Systems, Inc.) 宣布,其因矽智财与电子设计自动化解决方案,荣获台积电颁发四项开放创新平台 (OIP) 年度合作夥伴大奖。Cadence因与台积电共同开发3奈米设计架构、三维积体电路(3DIC)设计生产解决方案、以及云端时序签核设计解决方案与数位讯号处理器(DSP)矽智财而获认可表彰 |
![](/icon/objclass/news_icon.gif) |
Mentor获两项台积电OIP年度合作夥伴奖 (2020.11.04) Mentor, a Siemens Business近日凭藉其EDA解?方案,获得由台积电(TSMC)颁发的两项2020年度OIP合作夥伴奖。该奖项旨在表彰Mentor等台积电开放创新平台(OIP)生态系统的合作夥伴,在过去一年为实现下一世代晶片级系统(SoC)及三维积体电路(3DIC)设计所做的杰出贡献 |
![](/icon/objclass/news_icon.gif) |
Ansys获双项台积电年度开放创新平台合作夥伴奖 (2020.10.26) Ansys宣布获颁双项台积电(TSMC)年度开放创新平台 (Open Integration Platform;OIP)合作夥伴奖。Ansys的多物理场模拟解决方案支援台积电世界级3奈米制程和高度复杂的三次元积体电路(3D-IC)先进封装技术,帮助共同客户加速设计智慧型手机、高效能运算、车载和物联网 |
![](/icon/objclass/news_icon.gif) |
Cadence GDDR6 IP产品获台积电N6制程认证 (2020.10.12) 电子设计大厂益华电脑(Cadence Design Systems, Inc.)宣布,其GDDR6 IP获得台积电6奈米制程(N6)矽认证,可立即用於N6、N7与还有即将到来的N5制程技术。GDDR6 IP由Cadence PHY和控制器设计IP与验证IP(VIP)所组成,目标针对超高频宽的记忆体应用,包括超大型运算、汽车、5G通讯及消费性电子,特别有关於人工智慧/机器学习(AI/ML)晶片中的记忆体介面 |
![](/icon/objclass/news_icon.gif) |
Cadence IC封装叁考流程 获得台积电最新先进封装技术认证 (2020.09.16) 益华电脑(Cadence Design Systems)宣布,Cadence工具取得台积电最新 InFO 与CoWoS先进封装解决方案认证,即以RDL为基础的整合扇出型封装InFO-R,与采用矽晶中介层(Silicon Interposer)封装技术的CoWoS-S |
![](/icon/objclass/news_icon.gif) |
Mentor通过台积电最新3奈米制程技术认证 (2020.09.11) Mentor,a Siemens business近期宣布旗下多项产品线和工具已获得台积电(TSMC)最新的3奈米(N3)制程技术认证。
台积电设计建构管理处资深处长Suk Lee表示:「此次认证进一步突显了Mentor为双方共同客户以及台积电生态系统所创造的价值 |