 |
科林研发推出Lam Cryo 3.0低温蚀刻技术 加速3D NAND在AI时代的微缩 (2024.08.06)
Lam Research 科林研发推出 Lam Cryo 3.0，这是该公司经过生产验证的第三代低温介电层蚀刻技术，扩大了在 3D NAND 快闪记忆体蚀刻领域的领先地位。随着生成式人工智慧（AI）的普及不断推动更大容量和更高效能记忆体的需求，Lam Cryo 3.0 为未来先进 3D NAND 的制造提供了至关重要的蚀刻能力 |
|
Lam Research以Lam Cryo 3.0 低温蚀刻技术加速实现3D NAND目标 (2024.08.06)
随着生成式人工智慧（AI）普及推升更大容量和更高效能记忆体的需求，Lam Research科林研发推出第三代低温介电层蚀刻技术Lam Cryo 3.0，已经过生产验证，扩大在3D NAND快闪记忆体蚀刻领域的地位 |
|
imec展示单片式CFET功能元件 成功垂直堆叠金属接点 (2024.06.21)
於本周举行的2024年IEEE国际超大型积体电路技术研讨会（VLSI Symposium）上，比利时微电子研究中心（imec）首次展示了具备电性功能的CMOS互补式场效电晶体（CFET）元件，该元件包含采用垂直堆叠技术形成的底层与顶层源极／汲极金属接点（contact） |
|
锁定5G先进基地台及行动装置应用 imec展示高效能矽基氮化?? (2023.12.14)
於本周举行的2023年IEEE国际电子会议（IEDM）上，比利时微电子研究中心（imec）发表了在8寸矽晶圆上制造的氮化铝（AlN）／氮化??（GaN）金属绝缘体半导体（MIS）高电子迁移率电晶体（HEMT），该元件能在28GHz的操作频率下展现高输出功率及能源效率 |
|
应材创新混合键合与矽穿孔技术 精进异质晶片整合能力 (2023.07.13)
面对当前国际半导体市场竞争加剧，应用材料公司也趁势推出新式材料、技术和系统，将协助晶片制造商运用混合键合（hybrid bonding）及矽穿孔（TSV）技术，将小晶片整合至先进2.5D和3D封装中，既提高其效能和可靠性，也扩大了应材在异质整合（heterogeneous integration, HI）领域领先业界的技术范畴 |
 |
创新SOT-MRAM架构 提升新一代底层快取密度 (2023.04.17)
要将自旋轨道力矩磁阻式随机存取记忆体（SOT-MRAM）用来作为底层快取（LLC），目前面临了三项挑战；imec在2022年IEEE国际电子会议（IEDM）上提出一套创新的SOT-MRAM架构，能够一次解决这些挑战 |
|
非铜金属半镶嵌制程 实现窄间距双层结构互连 (2022.08.05)
imec展示全球首次实验示范采用18nm导线间距的双金属层半镶嵌模组，强调窄间距自对准通孔的重要性，同时分析并公开该模组的关键性能叁数，包含通孔与导线的电阻与可靠度 |
|
关於台积电的2奈米制程，我们该注意什麽？ (2022.07.29)
台积在6月底正式宣布了他们的2nm技术蓝图，有什麽重要性？又会带出哪些半导体制造技术的风向球？本文就从技术演进，以及市场竞争与成本的角度来切入分析。 |
|
新一代单片式整合氮化??晶片 (2022.05.05)
氮化??或氮化铝??（AlGaN）的复合材料能提供更高的电子迁移率与临界电场，结合HEMT的电晶体结构，就能打造新一代的元件与晶片。 |
|
评比奈米片、叉型片与CFET架构 (2022.04.21)
imec将於本文回顾奈米片电晶体的早期发展历程，并展??其新世代架构，包含叉型片（forksheet）与互补式场效电晶体（CFET）。 |
|
科林研发打造革命性新蚀刻技术 推动下一代3D记忆体制造 (2021.01.29)
晶片制造商为智慧型手机、绘图卡、和固态硬碟等应用所建构的3D 记忆体元件，促使业界持续透过垂直增加元件尺寸和横向减小关键尺寸（CD）来降低每世代制程节点间的单位位元成本 |
|
迈向1nm世代的前、中、后段制程技术进展 (2020.12.08)
为了实现1nm技术节点与延续摩尔定律，本文介绍前、中、后段制程的新兴技术与材料开发，并提供更多在未来发展上的创新可能。 |
|
3D FeFET角逐记忆体市场 (2019.11.25)
爱美科技术总监Jan Van Houdt解释FeFET运作机制，以及预测这项令人振奋的「新选手」会怎样融入下一代记忆体的发展蓝图。 |
|
支援系统-技术偕同最佳化的3D技术工具箱 (2019.08.19)
系统-技术偕同最佳化（TCO）—透过3D整合技术支援—被视为延续微缩技术发展之路的下一个「开关」。 |
|
电源相关应用中的电容选择 (2018.05.28)
虽然电容之类型并没有太大改变，但是当下却有许多新的电源领域应用不断出现，如替代能源、电动车（EV）、能源储存等，这些领域都需要电容。本文将比较各种技术并讨论一些用例 |
|
在线量测针对表徵和控制晶圆接合极度薄化 (2017.10.17)
对於3D-SOC整合技术方案，当Si减薄至5μm以下时会出现多种挑战，因而需要不同的测量技术来表徵整个晶圆的最终Si厚度。本文介绍在极度晶圆薄化制程的探索和开发过程中所使用的在线量测方法 |
|
EVG突破半导体先进封装光罩对准曝光机精准度 (2017.03.13)
微机电系统(MEMS)、奈米科技、半导体晶圆接合暨微影技术设备厂商EV Group (EVG)推出IQ Aligner NT，为量产型先进封装应用提供先进的自动化光罩对准曝光系统。全新IQ Aligner NT内含高强度及高均匀度曝光元件、新型晶圆处理硬体、支援全域多点对准的8吋(200mm)和12吋(300mm)晶圆覆盖以及最佳化的工具软体 |
|
先进节点化学机械研磨液优化 (2017.01.12)
在先进的前段制程中将有不同材料层的组合（如氧化物、氮化物和多晶矽），各材料都需要研磨，各层分别要求不同的研磨率、选择比和严格的制程控制。多样化需求需要新的研磨液配方 |
|
瑞萨与台积电合作开发车用28奈米MCU (2016.09.01)
瑞萨电子与台积公司合作开发28奈米嵌入式快闪记忆体(eFlash)制程技术，以生产支援新世代环保汽车与自动驾驶车的微控制器(MCU)。采用此全新28奈米制程技术生产的车用MCU预计于2017年提供样品，2020年开始量产 |
 |
陶氏发表OPTIPLAN先进半导体制造化学机械研磨液平台 (2016.08.02)
陶氏电子材料是陶氏化学公司（DOW）的一个事业部，推出 OPTIPLANE化学机械研磨液 (CMP) 平台。 OPTIPLANE 研磨液系列的开发是为了满足客户对先进半导体研磨液的需求：能以有竞争力的成本，符合减少缺陷的要求和更严格的规格，适合用来制造新一代先进半导体装置 |
